2017年8月17日公益PCB评审报告节选

EDA365QA · 发表于 2017-8-18 08:39

您需要登录才可以下载或查看，没有帐号？注册

x

1. 电源没加粗.

EDA365QA · 发表于 2017-8-18 08:40

3. 高速线不要在挖空处转.

EDA365QA · 发表于 2017-8-18 08:45

10. 保护地与其它网络间距加大，VD26与L5共模电感换位置，L5共模电感前后做隔离.

zhgabriel · 发表于 2017-8-19 02:01

wangdalei 发表于 2017-8-18 17:53
) _- L# h% k& Q. [不要成排放置过孔。有什么注意吗？

可能是会使得内电层被分割

EDA365QA · 发表于 2017-8-18 08:39

2. VLDOIN输入加宽.

EDA365QA · 发表于 2017-8-18 08:41

4. 开关电源参考DATASHEET.

EDA365QA · 发表于 2017-8-18 08:42

5. ESD靠近接口走线尽量短，应在另一端做等长.

EDA365QA · 发表于 2017-8-18 08:42

6. VIA不要成排.

EDA365QA · 发表于 2017-8-18 08:43

7. 确认连接器位置,板框线不对板边.

EDA365QA · 发表于 2017-8-18 08:44

8. 电源地PIN脚加粗

EDA365QA · 发表于 2017-8-18 08:45

9. DDR2时钟与DQS差太大了.

飞梦 · 发表于 2017-8-18 09:33

过来看看，学习学习！

紫菁 · 发表于 2017-8-18 11:53

赞，很棒

wangdalei · 发表于 2017-8-18 17:53

EDA365QA 发表于 2017-8-18 08:42
" x; L1 I7 s' ?7 V) }% b q6. VIA不要成排.

不要成排放置过孔。有什么注意吗？

飞梦 · 发表于 2017-8-22 16:42

过来看看，学习学习！

		自动登录	找回密码
密码			注册

推荐内容 /1