使用Cadence layout布局布线常见问题详解

lxcxab · 发表于 2014-5-21 17:27

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

" L. t+ E9 E2 d$ j1 \
1．怎样建立自己的元件库？% V/ |0 U) `+ y' i7 G8 y
建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是part developer. 首先在建立一个存放元件库的目录（如mylib），然后用写字板打开cds.lib，定义： Define mylib d:\board\mylib(目录所在路径). 这样就建立了自己的库。在Concept_HDL的component－>add，点击search stack，可以加入该库。
4 ], J; A  J7 ~, C. g4 j: m; }6 E. e  g. c
2．保存时Save view和Save all view 以及选择Change directory 和不选择的区别？
, }7 K( W$ E% N2 [ 建立好一个元件库时，首先要先保存，保存尽量选择 save view。在concept-HDL中，我们用鼠标左键直接点击器件后，便可以对器件的外形尺寸进行修改，这时如果你再进入part developer做一些修改后，如果选择save all view会回到原来的外形尺寸，而选save view8 w. ~# u7 c$ _! I$ h
会保留改动后的外形。 * H/ x0 d. s: {' v2 F
' }- N9 @+ g+ i! V8 i3 ~
3．如何建part库，怎么改变symbol中pin脚的位置？, F4 y0 w; ^! [" Q8 v9 v
在project manager中tools/part developer可建立，选择库并定义part name，在symbol中add symbol，package中add package/addpin，依次输入pin：
0 v( H- Q* S  a6 L( W" ?: W1 c  rpackage中：, {( v% q5 O, o6 E$ n$ z
   a， Name : pin’s logical name不能重复
* a/ a4 H* K/ z    b， pin : pin的标号，原理图中backannotate后相应的标号6 I% a- L1 g+ z( G4 n
   c， pin type: pin脚的类型（input，output等，暂可忽略）7 u8 h0 m' f& T4 `5 q9 d$ J$ o
   d， active：pin的触发类型 high(高电平)，low（低电平）
# u. @$ i8 K" J& e* T2 m. ]    e， nc：填入空脚的标号
& \, ~$ ^5 d& e7 e, c    f， total：此类型的所有pin脚数0 K2 R; w+ b' R0 `1 D: [  [  U/ t( ^
   g，以下暂略8 J1 L& [* G6 x0 w# Q$ C( r* f; o
  symbol中：/ L1 [1 s# A0 s2 b1 F$ `( d
   a， logical name：对应package中的name2 i) H; s! J) a: a
   b， type：对应package中的type
# m; n' i, ~& l2 o    c， position：pin脚在器件中位置（left , right , top , bottom）+ E- _! j7 k7 B
   d， pintext：pin在器件中显示的name（对应package中的pin，但可重复，比如package中, H+ j8 x# X* l2 r
         的gnd1和gnd2都可设为gnd）
/ h  m: d' N5 |    e， active：对应package中的active
6 Q' P  Q6 f0 Y+ j, f! Y          修改：用part developer打开要修改的器件，*选择edit/restrict changes（若不选择，则器件被保护，修改后存盘无效），          一般修改：0 b: ]& C  h* h3 {9 I
a， package中相应pin的标号和name: X3 S! v8 k+ G* s! P. _
b， pin的active类型
; b$ S4 C- i4 y" d c， symbol中各pin脚的顺序（pin脚的顺序在第一次存盘后再次打开会被改变，对于较多
$ M* R8 W1 R7 T# s, h  Z9 b       pin脚的器件，如232pins，修改较繁琐，故尽力保证的一次的成功率。pin脚在器件中的排列顺序是根据symbol中的定，故    s ymbol中pin脚的顺序一定要正确，若有错需修改，选中pin按ctrl键配合上下键标可移动pin脚位置。( [7 B" T3 i, S
2 k% K/ m) |' T0 o& V9 b; W
4．画电原理图时为什么Save及打包会出错？
& p- Q  }- n3 g, e 当保存时出错，主要原因可能是：所画的信号线可能与元件的pin脚重合，或信号线自身重合；信号线重复命名；信号线可能没有命名；在高版本中（版本14.0以上）中，自己所创建的库不能与系统本身带有的库名字相同；建库时，封装原件的管脚个数与原件库的管脚个数不同。打包时会出错的原因则有可能是所做的封装类型与元件不匹配（如pin脚的个数，封装的类型名等。
1 p3 I, h4 y: j; e: F5 N6 F, F, w8 e; F( V
5．在电原理图中怎样修改器件属性及封装类型？4 U$ ^+ t9 ]$ \, p! v
在菜单Text下拉菜单中选择Attribute特性，然后点击器件，则弹出一Attribute 窗口，点击Add按钮，则可以加入name ,value,JEDEC_TYPE (封装类型) 等属性。
& j+ L! G- u% n+ |0 q3 \, m; F8 ?) m) Y1 c  }/ c9 N6 M
6．如何在Pad Design中定义Pad/via？及如何调用*.pad？  \' ~, c' j8 I+ }
在pad design中，建立pad 时，type选single类型，应该定义下面几层的尺寸：begin layer（有时是end layer）, soldermask和 pastemask 。建立Via时，type一般选through，定义drill hole 的尺寸和所有的layer层（注意定义thermal relief和anti pad）以及soldermask。一般Pastemask和Regular一样大，soldmask比layer的尺寸大几个Mil，而thermal relief和anti pad比regular pad的尺寸大10Mil以上。
$ T/ F  K" G8 C. }5 b- p# r& z2 f* w8 D+ W1 ]
7．做封装库要注意些什么？7 D- l/ e* J5 T5 ~, J
做封装既可以在Allegro中File－>New－>package symbol，也可以使用Wizard（自动向
9 y, r4 j% f: T3 C% N导）功能。在这个过程中，最关键的是确定pad与pad的距离（包括相邻和对应的pad之间），以确保后期封装过程中元器件的Pin脚能完全的无偏差的粘贴在Pad上。如果只知道Pin的尺寸，在设计pad的尺寸时应该比Pin稍大，一般width大1.2~1.5倍，length长0.45mm左右。除了pad的尺寸需特别重视外，还要添加一些层，比如SilkScreen_top和Bottom，因为在以后做光绘文件时需要（金手指可以不要），Ref Des也最好标注在Silkscreen层上，同时注意丝印层不要画在Pad上。还应标志1号pin脚的位置，有一些特殊的封装，比如金手指，还可以加上一层Via keep out，或者route keep out等等，这些都可以根据自己的要求来添加。操作上要注意的是建好封装后，一定不要忘了点击Create symbol，不然没有生成*.psm文件，在Allegro就无法调用。. N" F% E: g5 Z( R5 z
6 E: Q/ q# D& e" @& _
8．为什么无法Import网表？
$ u3 Q6 `( i1 K0 D/ q7 O在Allegro中File选项中选Import―――>logic，在import logic type选HDL－concept，注意在Import from栏确认是工作路径下的packaged目录，系统有可能自动默认为是physical目录。
5 B$ z. y: t, Y  b1 \6 y# ~3 z. [& S# ?; I
9．怎么在Allegro中定义自己的快捷键？
1 G7 H2 \) ]# k$ x6 K  M在allegro下面的空白框内，紧接着command>提示符，打入alias F4(快捷键) room out（命令）。或者在Cadence 安装目录/share/pcb/text里有个env文件，用写字板打开，找到Alias定义的部分，进行手动修改既可。* {9 X) o* x& f+ C% U8 V4 p0 g
9 R7 g- p7 Y: Z  k
10．怎么进行叠层定义？在布线完成之后如何改变叠层设置？
+ c2 ~/ T% J9 P% Z在Allegro中，选Setup-Cross-section。如果想添加层，在Edit栏选Insert，删除为del，材料型号，绝缘层一般为FR-4，Etch层为Copper，层的类型，布线层选Conductor，铺铜层为Plane，绝缘层为Dielectric，Etch Subclass Name分别为Top，Gnd，S1，S2，Vcc，Bottom。: T" k: k& }1 B$ ]4 q' s9 B# ^
Film Type一般选择Positive，plane层选择Negative。如果布线完成之后，发现叠层设置需要改动。比如原来设置的为3，4层是plane层，现在需要改为2，5层，不能简单的通过重命名来改变，可先在2，5层处添加两层plane层，然后将原来的plane层删除。
3 I8 _. f1 N. ~; H' x3 K
0 n! z" C# k( b3 L0 p# F11．为什么在Allegro布局中元器件在列表中不显示或者显示而调不出来？( M2 V8 [$ c3 P( b0 F( I8 l
首先确定Psmpath，padpath的路径有没有设置，如果没有设置可以在Partdevelop里设置，或者在env文件中手动添加。也有可能器件在列表中存在，但是无法调出，可检查该器件所用到的*.pad文件及封装库文件*.dra,*.psm是否存在于你的工作目录×××/physical里。另外还有一种可能就是页面太小，不够摆放器件，可以在setup-draw size中调整。
' |* C% Q$ {5 B- a) f' a" w" ~: p/ j( v$ E/ R
12．为什么器件位置摆放不准确，偏移太大？
7 L1 V9 b. `  l. \+ b) p* _ 主要是因为Grids设置的问题，可在setup－grids中将每一层的Etch及Non－etch的grids的X、Y的spacing间隔调小。对于一些对位置要求比较严格的器件，比如插槽，金手指等用于接口的元器件，则应该严格按照设计者给定的位置尺寸，在命令行里用坐标指令进行定位。如：x 1200 3000 。
) n! k8 G5 b2 p1 T; ?) b, R6 I; R. ^7 u5 J" \6 M
13．怎样做一个Mechanical symbol，以及如何调用？
) m6 ^+ F! v; L5 h, yAllegro中File-new，在drawing type中选择Mechanical symbol。主要是为了生成PCB板的外框模型，在这里面虽然也可以添加pad，但是没有管脚对应关系。Mechanical symbol 完成以后，生成*.dra文件。在Allgro中调用时，选择by symbol―>mechanical。注意右下角的library前面的勾打上。1 _; W3 F& T0 Y4 l. B
5 O8 I( h! {! F) O+ \) {3 N8 b
14．在布局后如何得到一个整理后的所有元件的库？
3 b# r4 r# |1 s; ]如果嫌physical目录下各类文件过分繁冗，想删除一些无用的文件，或者只有一个*.brd文件，想获取所有的元件及pad封装库的信息，可以采用这种办法：将*.brd另存在一个新的目录下，在File－>选export－>libraries，点中所有选项，然后export，即可在你的新目录下生成所有的*.pad,*.psm,*.dra文件。  e* M! S0 Y+ |5 _; J
  b0 S0 ^% M! m
15．如何定义线与线之间距离的Rule？2 ]. f: m" t) R3 Y& R
我们以定义CLK线与其它信号线之间的距离为例：
7 `% r+ q( W1 @7 _: t) |" B& n4 D在Allegro中：setup－>constraints，在spacing rule set中点set values。首先add一个constraint set name，比如我们取名为CLOCK_NET，然后就在下面定义具体需要遵守的规则。
* ?6 X+ D" H' a, W1 S0 Y比如line to line 我们定义为10 mil。接着在allegro主窗口的edit菜单下选择properties，会跳出你的Control工具栏，在find by name 中选择net，在右下角点击more。在新弹出的窗口的列表中选择你所想规定的CLK线，如CK0、CK1、CK2等等，确定右边的selected objects中以选中所有的线，点Apply。又会出现一个新窗口，在左边的available properties中选择NET_SPACING_TYPE，在左边给它赋值（名字随意），比如CLK。回到setup－>constraints，
' g3 f# p. b' a在刚才set values的下面点击Assignment table，即可将所定义的规则赋给所选用的net。
$ d( z) n3 `. O1 J' E+ l在Specctra中，可先选中所要定义间距的信号线（select —>nets－>by list），然后在rules中选selected net－>clearance,在该窗口可定义一系列的布线规则，比如要定义线与线之间的间距，可在wire－wire栏定义，注意，当点Apply或者OK之后，该栏仍然显示－1（意思是无限制），只要看屏幕下方的空白栏，是否有定义过的信息提示。
0 G+ I1 n! I% O) h9 C/ H. C; B) E! N( a: l4 d3 m  a
16．为什么在Allegro中画线不能走45度角？
+ C- b- w( O# \0 N$ y# G4 R在control控制栏的line lock中，可将90改为45，如果想画弧线，可以将line改为Arc。+ B" {9 p- B5 p( u$ }
" ^: ^2 B- L0 f
17．如何在CCT中定义走线最大最小距离？
同上面定义间距的方法类似，在选中所要定义的线之后，rules－>selected net－>timing，则可以在minimum length和maximum length中定义走线的最长最短长度限制，也可以用时间延迟为限制来定义。还有一种方法就是在Specctra Quest中提取某一根信号线的拓补结构作为模型，在里面定义各段导线的长度限制，然后生成rule文件，可以约束相同类型信号线的走线。: K, V5 c' z: F; @; X7 g
2 j9 _5 D+ S7 @- q1 t) }
18．在CCT中如何进行一些保存读盘操作（颜色设置、规则保存）？$ T2 c3 Z! N6 F- u- `8 i$ Z) a5 L" ]
在Specctra里，可用file－>write－>session来保存当前布线，用file－>write－>rules did files来保存规则文件，调用时均使用file－>execute do file,然后打需要调用的存盘文件，如Initial.ses或rules.rul 。在color palette中使用write colormap和来load colormap来保存和读取颜色设置。# w3 B/ u2 L. P. V6 {5 J4 {
  x- ^  g! z5 i9 g
19．在CCT中怎么大致定义自动打孔的位置，怎么打一排过孔及定义其排列形状？$ P! Q7 k* @& B0 ]# I% ^; w
CCT中有自动打过孔的功能，在Autoroute－>Pre Route－>Fanout 。可以指定过孔的方向，比如想把过孔都打在Pad的内部，则可以在location中选inside。其中也可以定义一些其他限制。另外有时我们可以选择一组线进行平行走线，这时就可能同时打一排过孔，右击鼠标选择set via pattern，可选择其排列形状。在窗口的右下方也有快捷按钮可以选择。
* Z( |" w1 S9 P4 {& `6 I0 j6 p- d0 J9 l, i* K# F
20．为什么提示的最大最小距离不随走线的长度变化而改变？
* ]( y$ s# E- w! M) D6 V$ G, H3 p我们在定义了最长最短走线的规则之后，在布线时会有数字显示，随时告诉你如果按当前走向布线会离所定义的规则有多大的偏差。一般在规则长度以内的用绿色字体显示，超过了或长度不够会有红色字体显示，并用＋/—提示偏差量。但是这个提示的偏差量并不是简单的随你走线的长度变化而变化。它是根据你的布线方向，软件自动计算按此方向走线的长度与规定长度的比较，如果变换走线方向，它也会重新计算。& y2 S' ~9 g/ y& c

& ~$ A* z  d* ]) n  ]! G21．怎么铺设Plane层？铺好后怎么修改？
, h# W( G+ n7 P铺铜这一步骤一定要在Allegro中进行，Add－>shapes－>Solid Fill，同时注意在Control工具栏中Active Class选Etch，Subclass选所要铺设的Plane层，如VCC或者GND。然后即可画外框，注意离outline有20 Mil左右的间距。Done之后会进入铺铜的操作界面，选Edit－>Change net（by name）给Plane层命名。在shape—>parameters确定是否使用了Anti Pad和Thermal relief，接着选Void－>Auto，软件会自动检测Thermal relief，完成之后会有log汇报，如果没有任何错误既可铺设shape，shape－>Fill 。如果铺好之后又有过孔的改动，需要重新铺铜，则应选Edit－>shape，点在shape上，然后右击鼠标选done，这样就会自动将连接在shape上的Thermal relief删除，不能硬删铺铜的shape层，否则那些Thermal relief将遗留在Plane层上。
* H& e9 X; S* @2 t/ J2 C0 [3 W: L- n7 L9 s0 o: I& Z
22．怎么定义thermal-relief 中过孔与shape连线的线宽？
% [+ R1 [3 I0 S4 Q在Allegro的Setup－>constraints里的set standard values中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10 Mil。在铺铜时注意shape－>parameters里一些线宽的定义是否设置成DRC Value。0 I8 l3 Y8 h0 R/ B+ S

; S5 @( F. S. ^6 O9 i  R: |23．如何优化布线而且不改变布线的总体形状？
$ J8 ^4 c3 S; q* }0 d, H" O布线完成之后，需要对其进行优化，一般采用系统自动优化，主要是将直角变为45度，以及线条的光滑性。Route－>gloss－>parameters，在出现的列表中，选Line smoothing，进行Gloss即可，但有时布线中为了保证走线距离相等，故意走成一些弯曲的线，优化时，点击Line Smoothing左边的方块，只选择convert 90’s to 45’s ，把其他的勾都去掉，这样进行优化时就不会将设计者故意弯曲的走线拉直或变形。
7 i/ D& z' D1 ], g4 T, L6 {5 i4 @6 m
24．如何添加泪滴形焊盘以及加了之后如何删除？  l! o( e" @0 q: y
在优化的parameters选项中只选择倒数第二个，Pad And T Connection Fillet ，并去掉其中的Pin选项，进行优化即可。想要删除的话，则只选Line smoothing中的dangling Lines进行优化。注意：如无特殊要求，现在我们不再进行此项优化。! S( I3 n3 A5 h

" l% ], x( Y1 \$ N- }25．布线完成之后如果需要改动封装库该如何处理？
5 W# F+ x. ]0 |: m2 N3 u; M# J在器件摆放结束后，如果封装库有改动，可以Place－>update symbols，如果是pad有变化，注意要在update symbol padstacks前打勾。布线完成之后尽量避免封装库的改动，因为如果update，连接在Pin上的连线会随Symbol一起移动，从而导致许多连线的丢失，具体解决办法有待于研究。
1 Y. V( h0 P0 y1 w. i/ w4 @6 ^
! A+ }1 m9 x7 d2 P3 ]) m9 O" j& q26．为什么*.brd 无法存盘？6 b' M5 h1 ?+ v1 K: }' l
遇到这种情况注意看屏幕下方的空白栏的提示，有可能是硬盘空间不够，还有一种可能是因为数据库出错，软件会自动存盘为*.SAV文件，这时可以重新进入Cadence（可能需要重起动），打开*.SAV，再另存为*.brd 。或在Dos下运行DBFix .SAV，会自动将其转换为2 `* T! O% g9 N$ [" }7 A, ]
*.brd文件，然后即可调用。! E2 M6 t+ {4 q$ h$ R' h& d1 v* D# @) |
$ R6 k( z  M/ g$ m# u9 c
27．Allegro有哪些在Dos下的数据库修正命令？
5 @& Z/ V+ q2 X9 J7 t$ F有时Allegro会出现一些非法超作，导致一些数据出错，我们可以在Dos方式下，在工作目录下（即physical目录下），运行一些修正命令，如Dbcheck *.brd , 或Dbfix *.brd 。不过实际中这些命令好像效果不大。- s; _4 w3 a  r  }, D5 }7 J/ [& F
" ]3 K3 Z- M$ X* F  C6 _, l0 y
28．如何生成*.DML模型库？3 x" V7 m: {+ |. y5 @" E3 p
在dos模式，工作目录下，敲入brd2dml *.brd 命令，这样在该目录下会生成对应brd文件的模型库dml文件。- T7 T# x! @  S1 u4 z2 }: Y* c
, O. h$ |1 A7 K+ j5 K) Y3 |
29．如何在Specctra Quest里使用IBIS模型进行仿真？
% Y" |  _, [$ R' K首先将IBIS模型转化为*.dml文件。在Specctra Quest SI expert中Analyze－>Si/EMI SI－>library，在出现的新窗口的右下角，点击translate－>ibis2signoise，然后在browse里选择*.ibs文件，将其转化为*.dml文件。然后在Analyze－>SI/EMI SI－>model Assign中将所有的器件加载对应的模型。然后就可以用probe提取信号线进行仿真了。4 S9 `& {& B" R, `. r- I
8 Q  v: {7 T; |" _$ X
30．生成Gerber file要哪些文件？如何产生？% M% y; d& W- e  R. k2 a# E
在PCB 布线完成以后，所做的最后一项工作就是产生生产厂家所需要的光绘文件，具体步骤在Allegro工具下完成。在Manufacture 菜单下点击Artwork 选项，则出现一个artwork control form窗口。所提供的光绘文件除了包括已产生的TOP, GND, S1, S2, VCC, BOTTOM6层,还应包括silkscreen_top, silkscreen_botom, soldermask_top, soldermask_bottom, pastemask_top, pastemask_bottom, drill drawing file, 及drill hole。我们以制作Silkscreen的top层为例。) P6 O3 y6 e+ j; Z/ N8 B6 O$ {" }
1）在Allegro窗口中，点击color 图标，在产生的窗口中，global visibility 选择5 b; y) d% Z8 V5 R9 }
all invisibility，关掉所有的显示。
) d7 }) x7 P1 v( h4 T2）在group 选择Geometry. 然后选中所有的subclass(Board_Geometry , package# \6 b/ i- K/ J! x" e
Geometry)下的silkscreen_top 。5 x; m+ z! j, k8 }1 v6 g
3）同样在Group/ manufacture 中选择Autosilk_top 。在Group/components ，subclass REF DES 中选择 silkscreen。0 e& k& C  G7 D- V4 P) z1 \
4）选择OK按钮，则在Allegro窗口中出现 silkscreen_top层。3 P  b! z+ Y+ p# W
5）在artwork control form 窗口，右键点击Bottom ，在下拉菜单中选择add , 则在出现的窗口中输入：silkscreen_top, 点击O.K ，则在avilibity films 中出现了新加的silkscreen_top。* U2 Z7 ]. f7 T2 J$ f
注意：在FILM opition选中Use Aperure Rotation, 在Underined line width 中填写5（或10），来定义还没有线宽尺寸的线的宽度。6 C, w. B! r, Q. e; j. B' K# N
按照上面的步骤，产生silkscreen_bottom层。soldermask_top和 soldermask_bottom 层分别在： Gemoetry 组和 Stackup 组（选择PIN 和VIA子集）；Pastemask_top 和Pastemask_bottom 分别在Stackup组（选择PIN 和VIA子集）；DrillDraw 包括Group组/Board Geometry中的outline、Dimension 和Manufacturing 中的 Ncdrill_Legend。这样，按照上面的步骤，分别添加上述各层。然后在 Artwork control form 窗口中，点击Select All 选中所有层，再点击 Apertures….按钮，出现一新的窗口EditAperture Wheels, 点击EDIT，在新出现的窗口中点击AUTO>按钮，选择with rotation，则自动产生一些Aperture文件。然后点击O.K。在 Artwork control form 中点击 Creatartwork , 则产生了13个art文件。回到 Allegro 窗口，在 Manufacture 菜单下点击NC 选项中的Drill tape 菜单，产生一个*.tap 文件。到此，就产生了所有的14个光绘文件。
4 Q$ s' D- V$ o/ f1 [  x  u
" n+ @* C3 o7 i7 d8 @31．如何调看光绘文件？及如何制作Negtive的Plane层光绘文件？
1 m) u$ c2 p  K& S新建一个空白layout文件，File－>import－>Artwork，然后就可以在browse中选择*.art文件，Manual中选gerber 6×00。注意不要点OK，点击Load File。在调用Soldermask 时要在display pad targets前打勾。调用silkscreen层时，可能会发现没有器件名标志。这是因为在上面制作光绘文件时，Underined line width没有定义宽度，而在以前制作封装库时，silk_screen层时标注的Ref也没有定义宽度，则在调用时会不显示。另外如果想制作Negtive的光绘文件。在制作光绘文件时，Gnd和Vcc层的Plot mode选为Negative就行。