[仿真讨论] 测量时钟时Period Jitter、Cycle-Cycle 与 TIE这三种方式该如何选择？

最近遇到到时钟测量部分的问题，现实中的时钟会有Jitter的问题，包括Random jitter和deterministic Jitter,而在deterministic jitter下面有一部分是由于时钟周期不稳定引起的jitter，姑且称之为PeriodJitter。

$ f, F9 m/ t, x9 G* l, c, y  S    而对这部分Jitter的测量有三种标准测试，Period Jitter、Cycle-Cycle and TIE,下方图片是这三种测量方式的定义，问题就是这三种方式该如何选择。换言之，这三种方式分别适用于什么情况。

1.jpg (17.72 KB, 下载次数: 0)

下载附件  保存到相册

2016-6-16 16:39 上传

2.jpg (23.57 KB, 下载次数: 0)

下载附件  保存到相册

2016-6-16 16:39 上传

首先指出题主的一个错误，就是deterministic jitter下分解到是周期性抖动即periodic jitter，而不是periodjitter，period jitter是实际时钟总抖动的一种表示方式。下面看一张图（画工较为随意）

3.jpg (16.02 KB, 下载次数: 0)

下载附件  保存到相册

2016-6-16 16:39 上传

任何一个时钟信号不可能是理想的，受到干扰和随机噪声影响，实际周期总会变化，上图给出了一个示意图(仅考虑上升沿的偏差，对于RGMII和DDR这种双边沿采样的系统，下降沿也要考虑)8 D$ y. Y/ U. L* n- `

/ u8 J$ @# D5 f+ S时钟的总抖动（total jitter）有3种统计方式

1.时间间隔误差（TIE jitter）

即统计，每一个实际时钟的边沿与理想时钟的边沿之间的偏差（考虑正偏还是负偏）# ~' X: a- K" I# J+ F/ p
TIE jitter实际上是Period jitter累积的结果

2.周期抖动（Period jitter）

即统计，每一个实际时钟的周期（也就是上升沿到上升沿）与理想时钟周期之间的偏差。
* S8 a/ s8 L/ x4 Z也就是Period jitter = T1- T，实际也就是TIE2-TIE1
$ F' s$ b7 n$ Q, u1 Q也就是说，在数学上，Period jitter是TIE jitter的差分

3.相邻周期抖动（Cycle to Cycle jitter）

即统计，实际时钟的当前周期与实际时钟的上一个周期之间的偏差
: i& T: t3 A1 ~3 E; v7 t1 Q  [9 e也就是Cycle to Cycle jitter = T2 -T1  ]! f+ N4 m, q- R
也就是说，在数学上，Cycle to Cycle jitter 是Period jitter的差分% o& A9 b: ~) Z. I* w5 Y$ U
8 R2 v5 B5 \  v2 b  C9 Z
一般高速示波器测量时钟的时候都会统计3种时钟的总抖动。这三种抖动都是描述时钟的总抖动，有点像位移、速度、加速度的关系（都是描述物体的运动），应用的场合不太一样。下面举例说明一下。1 H" |$ b8 K6 {, k4 S

: Z1 V1 D' M; A3 zPeriod Jitter
+ a* w( s$ k1 M- F# S" S; N" f5 e9 S高速并行数据通信系统，通常发送端会在时钟上升沿的时候向发送数据，然后将时钟加一个固定延时后发送给接收端（或接收端内部加延时），接收端在时钟上升沿采样数据。

数据的发送和采样用的是时钟的同一个边沿，是对齐的，每个数据的持续时间就是实际时钟的当前周期，采样的时序关系（建立时间与保持时间）只受实际时钟的当前周期影响。上一次的周期偏差（Period jitter）不会影响到这一次的时序关系，既不会存在Period jitter的累积，即无需关注TIE抖动。

. g% [  ?9 h: n. B) e* L% E; L6 K) rTIE Jitter
' r# Y7 P1 g8 B1 R9 l. |7 `在高速串行数据通信，一般都是嵌入式时钟系统，即不单独提供时钟信号，接收端通过CDR从数据中恢复出时钟用于采样。发送端发送数据的时候，根据自己的参考时钟的边沿，连续不断的发送数据。接收端恢复出时钟后，利用该时钟采样连续不断的数据，当前时钟边沿与当前数据边沿要满足一定的时序关系。由于恢复时钟的机制，数据发送和采样做不到用同一个时钟边沿，那么时序关系就受每一次的周期偏差的影响，既存在Period jitter的累积，需要关注TIE抖动。" J7 m% j) B  M
当然TIE会影响CDR和PLL的工作。" z  O# g  p4 y" a- a/ b7 }& d6 N; K

8 O% v% R  ]3 c0 q9 ?) L3 I, WCycle to Cycle Jitter
7 o. H. Q. b/ K9 E% q4 v在扩频通信等需要扩频时钟（spread spectrum clock）的应用，由于频率本身就是变的，那么统计出的PeriodJitter就会很大不足已体现稳定性，这时统计Cycle to Cycle Jitter就有意义了。
4 d9 W5 S" B! y' {5 |9 y6 m2 j. Z# |, v
以上算是时域的分析
2 o1 ?! ~$ @% P1 d% Y5 |3 W$ @/ V——————————————————
8 y1 O/ K2 Q. ^! m* ^9 J+ j* a统计域分析* t2 Y) @3 M6 Y3 z) `4 J( F7 C
题主所说的total jitter可以分解为Random jitter和Deterministic Jitter，这是通过统计分析做出的。3 l9 j6 @* e* t- @
有空再补充
" K$ H5 J1 L9 H4 D* G* N) L——————————————————" d( K/ ~- t! v. L$ |& R4 t
频域分析
) h" h3 P, U$ I示波器统计的total jitter，通常会通过傅里叶变换给出jitter的频域分布，这有利于我们定位干扰来自与哪里，如何滤波。
" [' v1 Q: c1 k9 ~( l
8 v6 b& r8 F3 N0 V% ]! yJitter是时钟偏差的时域结果，而频域内就是相位噪声。Jitter就是相位噪声在频域的积分。
, B7 S5 f; \* u7 j+ P6 p8 T/ J) U9 W8 \6 m; ^* p$ u3 b4 M+ ?7 w) T
相位噪声分析对PLL十分重要，这决定了PLL能否产生低抖动时钟。
( X2 j! s" u6 [9 C有空再补充。
+ ?# ?! g, p1 K# t, k