本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › PADS论坛 › ★★★ 大家一起评审PCB ★★★

★★★ 大家一起评审PCB ★★★

查看数: 52963 | 评论数: 324 | 收藏 39
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
jimmy
发布时间: 2012-6-8 14:38

正文摘要:

本帖最后由 jimmy 于 2016-8-19 23:01 编辑 & Q8 |' z3 g0 @! t- |0 K% ?& }# G8 B6 r6 Q0 @8 Z- n 近段时间，发现很多“童鞋”都将自己的设计作品或电脑里面珍藏的作品， * g( I' t4 @3 U: T$ F; o / y! L4 L ...

回复

warmly 发表于 2012-6-17 08:27
本帖最后由 warmly 于 2012-6-18 09:30 编辑
: |; ^4 G9 J1 K8 C0 R# z) F4 x  M* p1 J
我是版主jimmy的徒弟，这是我对你的"新建文件夹"中1.pcb板子的评审！
! q; F  w5 k* z. }8 R5 u  L4 T# v- A  E' [* J  H6 ]( x, a5 j

0 @% Q0 Q% s9 g; D/ e9 A

2.png (245.18 KB, 下载次数: 116)

2.png

3.png (392.02 KB, 下载次数: 26)

3.png

4.png (425.91 KB, 下载次数: 22)

4.png

5.png (353.08 KB, 下载次数: 16)

5.png

6.png (268.35 KB, 下载次数: 13)

6.png

7.png (244.95 KB, 下载次数: 17)

7.png

8.png (290.87 KB, 下载次数: 13)

8.png

9.png (307.83 KB, 下载次数: 14)

9.png

10.png (317.13 KB, 下载次数: 20)

10.png

12.png (291.08 KB, 下载次数: 18)

12.png

13.png (214.86 KB, 下载次数: 19)

13.png

14.png (244 KB, 下载次数: 13)

14.png

15.png (309.99 KB, 下载次数: 22)

15.png

16.png (197.71 KB, 下载次数: 19)

16.png

17.png (149.25 KB, 下载次数: 18)

17.png

18.png (173.2 KB, 下载次数: 18)

18.png

19.png (230.55 KB, 下载次数: 22)

19.png

点评

支持！: 0.0
chenlinfeng88
请教一下，引线没有从焊盘中心引出会有什么问题吗？  发表于 2013-7-26 02:00
RESET
评论太精彩！受益匪浅！！  发表于 2012-12-8 09:08
lisajin
支持！: 0
  发表于 2012-9-17 15:47
fulingyan
麻烦说下那个碎铜要怎么处理呢  发表于 2012-9-12 11:43

评分

参与人数 1贡献 +10 收起 理由
jimmy + 10 赞一个!

查看全部评分

wxl925026228 发表于 2014-2-18 15:10
20140218.rar (158.15 KB, 下载次数: 344) ，pads9.3画的
Larry_11844 发表于 2014-1-17 11:07
本帖最后由 Larry_11844 于 2014-1-17 11:08 编辑 * L; Q$ k' n% h1 u, h
amwjlje 发表于 2013-12-23 21:35
/ ^7 Z8 b' r/ w+ @2 Z" X文件之后上传了    大家来看看     找些错误吧

; P9 f3 S5 J, i* d' i- t( K
% e" }, |3 u/ L: Z- S看了下，整体画的还算可以，下面是我个人的意见，有些问题，我只截了一个地方，其它地方还有很多

QQ截图20140117105338.png (51.06 KB, 下载次数: 2)

SDRAM旋转180度，地址线不能比数据线短

SDRAM旋转180度，地址线不能比数据线短

1.png (7.72 KB, 下载次数: 1)

电容的地管脚尽量能就近打孔

电容的地管脚尽量能就近打孔

2.png (21.93 KB, 下载次数: 1)

晶体线旋转一下，走类差分

晶体线旋转一下，走类差分

3.png (8.4 KB, 下载次数: 2)

最好不要这样连接，对焊接不好，最好两边对称

最好不要这样连接，对焊接不好，最好两边对称

评分

参与人数 1贡献 +30 收起 理由
jimmy + 30 很给力!

查看全部评分

klend 发表于 2013-11-4 13:41

评审pcb

本帖最后由 klend 于 2013-11-6 16:10 编辑 - J1 ]$ }4 T# K$ J* O1 S0 {( n" e
0 `# g% G9 p6 c- ?) m
请哪个有空的帮忙评审下这个pcb好吗？$ Q6 J" P) D+ L0 |' v) N+ o) h

0 u+ O3 a  i9 z; O没有答复哦？？？

schpcb.rar

728.47 KB, 下载次数: 299, 下载积分: 威望 -5

点评

梦醉人生
怎么原理图不是用pads画的，设计的时候没有同步吗？  详情 回复 发表于 2016-3-10 11:33
yijiancc 发表于 2013-10-30 14:05
本人新手，以前一直画2层板。现在想学习下468层的。
. W0 E: s3 A$ z& n找了个简单的排线来画四层板。因空间有限，三层有走线。
) U* D; I( X  `9 @# }, d  i4 ]求各位指点下。
4 E8 G  }8 X9 U/ i( l% Y  b2 w; n另外：请教下power怎么区分 （5、3.3、1.8） ；GND如何保持完整性？（AGND DGND  GND怎么分区）

1030.rar

387.39 KB, 下载次数: 261, 下载积分: 威望 -5

简单四层板

点评

xianbing523
这个是什么板啊。是电脑内存么？  详情 回复 发表于 2016-3-31 18:03
YUANHUI217 发表于 2012-8-22 15:19
本帖最后由 jimmy 于 2012-8-22 16:39 编辑
. z  E: G. R1 t2 e5 K9 q
jimmy 发表于 2012-8-22 11:54

# o0 y7 W: r% S& o3 c/ l+ Z: L" S+ f2 O3 d6 F  a
非常感谢jimmy大师这么快就回复我了{:soso_e113:} ，看了你的评审我有几个问题想问
) L& }! q! u+ i, L1、您的第一个和第二个回复是不是有点茅盾？我是应该把REF模块放在中间还是靠近源端呢？+ H# P( j" \. S* ~% [0 ~
2、3W原则我也想满足但有时空间实在有限就只能妥协了。
. D: E6 U7 O; I' f3、你说的差分对走线没有按规则走线这里我知道，这是为了达到等长的要求才这样处理的，如果两条线完全等距就没法满足等长要求了。4 _( g9 [& W% v/ Z
4、另外我最想问的就是关于数据线、地址线、时钟线的等长关系，数据线是组内等长他和时钟线地址线没有等长关系吧？而地址线是走T型拓扑从结点到两颗内存的距离也是等长的，是这样吧？剩下就是时钟线了，我现在就是不确定他要和数据线等长还是地址线等长，还请jimmy帮我解惑。
, t3 w! _; f! }3 s5、至于平面层被过孔分割太厉害也挺头痛的，地方就这么大又少不了要打这么多孔，真不知如何是好呀，不过还好没有割断的地方应该问题不大吧？
  d0 g/ g9 {3 t( Q以上疑问还请jimmy大师在有空的时候回复一下。谢谢！1 _; V. ~( m, [  Y' H! s( T8 I4 W

2 q3 ?( k$ Y2 p6 R
5 Y! T/ _" m4 A# D1 v+ bjimmy回复：
6 k7 D: l6 F; f, x! x, T. @6 }) w  \, f
1，ref电源模块放在两片DDR的中间，供电不会一头近，一头远。* p9 H9 I; A8 E  D8 B% i+ _, v! j

3 B& B3 @$ u- z2 B& _+ @2，3W必须满足
' e8 q  j0 Y6 M
0 O9 {* Q3 s0 b# ~3，差分对必须满足差分走线规则3 d, Y; N9 F# u% V. a0 J+ P& K9 k
, i& h: G, {4 j. P- {
4，数据线自己等长。地址，控制和时钟等长，都走T形。数据与时钟线不用等长，长度不要超过1000mil就行。
2 a, O' |" X- x: q% t# d& U: z* X% o  p+ E
5，参考平面必须要完整，并且DDR2的线不能跨电源分割。跨分割会引起信号完整性问题。4 J( s0 y7 z. M  g8 s/ o0 K, C0 c

9 }% {9 q# Y. |: D6 {打孔的时候注意孔与孔之间的间距。

点评

shmidly
jimmy大师有个疑问，如果时钟和地址等长的话，那时钟线就得绕很长（因为地址线一般都比较长），时钟线一般有规定其最大长度！  详情 回复 发表于 2017-5-19 18:38
黑牛 发表于 2012-7-28 16:39
lwf19861111 发表于 2012-7-26 14:29 ( g& S: I% E/ E1 f% |
对于9根同层我想问一下是什么意思，因为我处理器是放top的，ddr是放bottom的，那走线必定会穿过层，能帮我 ...

$ C" x+ \) P- v8 v/ U; }6 H8 F4 O2 P9根同层是指你所谓的9根信号要走在同一层，不管你IC是放哪一层的，如果走BOT9根就全部走BOT，即使是穿过层，也要同组的一起穿，也就是9根一起穿' o8 y6 B3 w- A' P

5 v' c# w3 R, I3 o/ e: S另外3W原则是只信号线的线与线的间距要达到3倍的线宽，从线的中心与中心，线边缘与边缘是2W

点评

viviwhinny
3W原则对应密度高的板子根本没法考虑  详情 回复 发表于 2016-3-28 10:38
不再专业
正解，帮我的大号谢谢你  发表于 2012-10-24 17:53
shmidly 发表于 2017-5-19 18:38
YUANHUI217 发表于 2012-8-22 15:19) W7 ?! e. L% E/ w' \2 a& Z. d
非常感谢jimmy大师这么快就回复我了{:soso_e113:} ，看了你的评审我有几个问题想问
+ Q8 F5 u* C2 ~" X# h' d/ M, s( z( z  X1、您的第一个和第 ...
/ L) v2 r; F4 u$ h, J* N+ \6 Z1 @
jimmy大师有个疑问，如果时钟和地址等长的话，那时钟线就得绕很长（因为地址线一般都比较长），时钟线一般有规定其最大长度！3 I6 S) O0 w7 T( `
emdoor168 发表于 2017-1-5 14:35
看后深有收获，多谢大神！！！！
9 X, |+ L! Q& f. R8 @
9 \# [0 [7 l+ t9 C- M, J  r
小舞 发表于 2016-12-13 11:12
不错，学习了，谢谢
phw611 发表于 2016-11-21 10:58
好好看看的
liuyue 发表于 2016-10-9 19:00
:):):):):):)
a513247209 发表于 2016-6-28 22:07
yimiyangguang 发表于 2012-6-28 22:20
, z' s2 X' U) p' V, \9 e  j+ K我是版主jimmy的徒弟，这是我对你的"欢迎评审"中pcb板的评审！' g# Y1 s+ C4 d7 I0 T; l

4 |" p! R) V4 k, Q1 数字、模拟部分没有分开布局
* {# `8 L$ E; L$ K. W  n/ J3 K
好给力！5 ?4 B1 u$ {! A
a513247209 发表于 2016-6-28 21:53
这个版块非常给力，
ZXCLH 发表于 2016-6-11 20:27
学习一下，虽然不用PADS。。
flywinder 发表于 2016-5-13 13:58
杨悦兮 发表于 2016-4-30 10:49
; D* s5 q9 t* O) hJIMMY老师，帮我点评下这块板，双层的，转为的9.3ASC。 是我们公司比较代表的板了，就是模具都开好了，但是 ...
; t# }1 ?( A! B; q
画的很不错3 f& Y/ N+ _) ^: A
杨悦兮 发表于 2016-4-30 11:32
发不了原理图，哎，因为有绿盾转了就锁定了。
杨悦兮 发表于 2016-4-30 10:49
JIMMY老师，帮我点评下这块板，双层的，转为的9.3ASC。 是我们公司比较代表的板了，就是模具都开好了，但是根本放不下，有些自己很想主意按照规则来，但是技术不到家，请点评，谢谢。我自己也发现很多问题了，1：晶振电阻在另外一层，2：电源线根本看不出来主回路，3：像右上角通讯本来该地都包起来的，唉，4：铺铜我都是选择25的间距铺的，请问应该怎么铺？

D1-Control.rar

102.31 KB, 下载次数: 34, 下载积分: 威望 -5

点评

flywinder
画的很不错  详情 回复 发表于 2016-5-13 13:58
flywinder 发表于 2016-4-15 18:00
jimmy 发表于 2016-1-4 10:17
" h# N& A: M& X6 k1 o  t- y
难怪看着那么眼熟，原来是我11年画的板) X& }2 Z5 T# r& f) B* H3 k( h
xianbing523 发表于 2016-4-6 15:08
bin159bin 发表于 2015-4-16 21:41) _( I- C" v) R9 d. g
jimmy大师来看看这个板  CPU和DDR部分    给评价一下

4 I9 y9 z5 r5 U2 }9 x! j/ d, p板子画的挺好看嘛。我是小白个人感觉应该没啥问题。我不是很明白 为何DDR 都是走TOP 跟BOT层。如果要打过孔的话走POWER 层  参考BOT 行不行。4 U" Q$ j: p. s  J1 l% [) I
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-22 08:41 , Processed in 0.083599 second(s), 45 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表