电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › 电子硬件设计论坛 › 求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思 ...

发新帖

查看: 477|回复: 14

上一主题

下一主题

求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？

2 主题	6 帖子	105 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 105

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2017-4-20 22:26 | 只看该作者 |只看大图回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

33 主题	4949 帖子	1万积分

EDA365特邀版主

Rank: 6 Rank: 6

积分: 12225

发消息

2^#

发表于 2017-4-21 10:29 | 只看该作者

哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？

應該是指 CMOS Parallel Output 和 Multi-Channel LVDS Output。

以 8 bit ADC 數字為例︰

使用 D0 ~ D7 的 CMOS 數字線輸出，稱為「並行 CMOS 模式」。
使用兩條（含）以上 LVDS 通道輸出的，稱為「交錯並行 LVDS 模式」。為什麼稱為「交錯」（Interleave）？以兩條 LVDS 舉例，通道一可能傳 D0、D2、D4 和 D6，通道二可能傳 D1、D3、D5 和 D7，這樣看起來不就是交錯傳送？
' p% d- O3 J! a0 d

以上僅根據樓主提供的文句作出解釋，詳細還需參閱芯片資料說明。

点评

是差分输出？LVDS不是差分线吗详情回复发表于 2017-5-3 14:42

哈士奇是一種連主人都咬的爛狗！

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

2 主题	6 帖子	105 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 105

发消息

3^#

楼主| 发表于 2017-4-21 12:20 | 只看该作者

您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了一下如果方便的话您可以再看一下吗？因为我确实没有看懂文档里面说的是什么意思，如果文档太长的话您也可以看一下图片，就是我在画封装的时候不知道应该选用哪种模式，想知道这两种模式的工作差别
麻烦了

捕获.PNG (87.47 KB, 下载次数: 0)

捕获.PNG

捕获2.PNG (91.45 KB, 下载次数: 0)

捕获2.PNG

1.58 MB, 下载次数: 3, 下载积分: 威望 -5

点评

AD9268 LVDS Interleave Output 它的「交錯」，是指通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！详情回复发表于 2017-4-21 14:27

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

33 主题	4949 帖子	1万积分

EDA365特邀版主

Rank: 6 Rank: 6

积分: 12225

发消息

4^#

发表于 2017-4-21 14:27 | 只看该作者

本帖最后由超級狗于 2017-4-21 16:55 编辑

Mercury 发表于 2017-4-21 12:20! A- @3 s# S" b+ M2 p
您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了 ...

AD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！

AD9268 LVDS Interleave Output.jpg (33.07 KB, 下载次数: 1)

AD9268 LVDS Interleave Output.jpg

2.02 MB, 下载次数: 15, 下载积分: 威望 -5

点评

版主，这个要做多少欧姆阻抗啊详情回复发表于 2017-5-3 14:51

哈士奇是一種連主人都咬的爛狗！

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

28 主题	530 帖子	451 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 451

发消息

5^#

发表于 2017-5-3 14:42 | 只看该作者

超級狗发表于 2017-4-21 10:29$ J: `1 p+ x8 P m. r Q
哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？ o) {0 W2 I7 E7 [+ K+ e8 {3 E

- C: f1 E. c0 ^& q) ~7 s; `應該是指 CMOS Parallel Output 和 Multi-Channel ...

是差分输出？LVDS不是差分线吗

点评

支持！: 5.0

支持！: 5
LVDS 是差分輸出沒錯。^_^ 发表于 2017-5-5 17:13

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

28 主题	530 帖子	451 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 451

发消息

6^#

发表于 2017-5-3 14:51 | 只看该作者

超級狗发表于 2017-4-21 14:27
$ Y3 _3 g5 V( o1 J! kAD9268 LVDS Interleave Output0 p u6 r& W# @) T
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bu ...

版主，这个要做多少欧姆阻抗啊

点评

支持！: 5.0

谢谢! 详情回复发表于 2017-5-8 09:29

支持！: 5
LVDS 阻抗匹配為 100 歐姆。发表于 2017-5-5 17:11

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

28 主题	530 帖子	451 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 451

发消息

7^#

发表于 2017-5-8 09:29 | 只看该作者

AD9_PCB 发表于 2017-5-3 14:51& Q! ~& A. K ~3 Q$ |8 w
版主，这个要做多少欧姆阻抗啊

谢谢!

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

0 主题	3 帖子	15 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 15

发消息

8^#

发表于 2017-5-20 21:09 | 只看该作者

这个应该能看出来吧，CMOS就是并行输出，而LVDS是差分信号输出，这两种模式我都用过，反正我用的采样率只有125M，这两种模式下看不出什么明显区别，我认为应该是LVDS的抗干扰要好一些

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

1 主题	49 帖子	83 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 83

发消息

9^#

发表于 2017-5-27 10:55 | 只看该作者

常规的阻抗应该是80~120ohm

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

0 主题	57 帖子	257 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 257

发消息

10^#

发表于 2017-5-31 15:43 | 只看该作者

感谢分享

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-20 22:53 , Processed in 0.068361 second(s), 43 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表