allegro 无法添加过孔

tjuzhang · 发表于 2008-9-20 13:37

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

使用allegro布线时，出现无法添加过孔的问题，点connect，在焊盘上拉出铜条后，右键中add via为灰色，不可用。或双击都不会添加过孔。板子边框是手工画的，没有用wizard生成，请问有人遇到过这种问题吗？怎么解决？谢谢！

山石 · 发表于 2014-7-10 13:57

我也遇到过这样的问题，后来发现是该网络的属性中添加了Via list的属性值，即为某个过孔的名称。但是该过孔在本地的PCB库中不存在或删除了，那么在对该网络布线时便会提示没有可用的过孔。
解决方法是：对这个网络拉一条线，Find中勾选Clines，右击线选择“Property edit”，那么就会提示它的属性有哪些，如果有提示Via List属性，把它删除即可。

sw6121403 · 发表于 2014-7-10 14:16

感觉LZ是不是封装路径没设好
setup-constraints在Physical(lines/vias)rule栏点击Set Values看下里面的via list能不能看到你放到库文件的过孔。
假如看不到应该就是封装库文件路径有问题。
可以先在setup-user perference里面设置padpath psmpath devpath三个路径

catking5252 · 发表于 2014-4-10 12:14

目测我也遇到与你一样的问题。我的做法：把env文件重命名。之后打开该PCB，把铺铜除去，之后就可以加系统默认的VIA了。

sjh835170 · 发表于 2008-9-20 13:54

在布线的时候右边选择栏下的via里有选择内容吗?极有可能是你的过孔路径没有设好吧。

tjuzhang · 发表于 2008-9-20 14:19

布线时，右边option栏中为no available via ，但是路径已经设置了，而且默认的过孔也没有了啊。

headsun · 发表于 2008-9-20 14:58

setup--constraints--physical(lines/vias)rule set--set values--name后面选你的孔文件路径后点ADD,如果问题的话在Current via list里就可以看到你所加的VIA

tahoxu · 发表于 2008-9-20 18:06

1.点tools>padstack>modify design padstack，看看右边options栏中是否有你要的padstack；（应该是没有）
2.没有说明你没有在你的设计中加入你想要的padstack。这时请在cmgr中加入。但前提是你指向的库里有padstack，若没有，则需检查你的库路径设置了。在setup>design_paths中的padpath和psmpath中设置。注意选择后面的复选框。
3.若库里有孔，也在cmgr中加入了后还是不行的话请点tools>padstack>refresh刷新一下。
4.若还是不行，就不知道了。就得等高手出现了。呵呵！
希望能行。

jack185185 · 发表于 2008-9-22 10:20

不知道你想说的是什么形式的过孔，是ＶＩＡ还是以ＰＡＮ的形式放近来的，如果是前者可以添加进来，可以随便放置的，如果是后者那可能要以ＳＹＭＢＯＬ的形式来处理了！

lzm1019 · 发表于 2009-1-20 16:01

楼主的问题我就出现过。相关的pad、psm路径都正确，甚至在你提供的链接中提到的错误原因（
Constrain Set Name : DIFF_ANA_CUT 更改为DEFAULT），我这儿的设置也是正常的。
感觉很诡异，在论坛上大量的搜索，无果。问人，因版本问题，也没解决。最后没办法，删了重装，莫名其妙就正常了。
怀疑是软件破解的问题（因为重装后发现更加奇怪的问题，edit菜单条后面两个按钮不是fix和unfix，而是unrats all和rats all）。
作为新手，很容易迷失在这种问题中，所以籍此给出我所遭遇的情况，希望有所帮助。

biglin · 发表于 2009-1-21 10:51

的确allegro对新手有一定的难度..

hehuayumi · 发表于 2009-1-23 11:49

不知道你用的是什么版本的，极有可能是没破解好，我原来也遇到这种情况，有PAD都添加不进去的情况，换个破解就好了

gfe2004 · 发表于 2009-1-28 21:31

long 的破解之前备份下 allegro.exe 破解后还原，配合 license 使用可以解决pad不可添加的问题，就是缺少 gxl选项，不知你有什么要求，我是为了用concept hdl的pdf 功能。

Dandy_15 · 发表于 2009-10-28 12:17

在Allegro中好像有一种情况不能打VIA，就好两层板中，两层都是铜皮，网络为GND，如果想把top和bottom连起来就不能直接打VIA,你在地上拉一格走线，单击一下就结束了，不好其它的走线，单击一下是定下一个控制点。好像只能用老袁的方法，通过复制的方式。

xuser · 发表于 2010-4-22 22:05

是不是pad stack没有加。

zifeng04 · 发表于 2010-10-11 12:15

楼主的问题我就出现过。相关的pad、psm路径都正确，甚至在你提供的链接中提到的错误原因（. v8 X- p6 f3 C
Constrain Set ...
_. X# f, @# i5 F; Ilzm1019 发表于 2009-1-20 16:01

上面这种情况我曾碰到过，还有一种可能是：setup>vias>Define B\B vias中是否有你需要的孔，孔对应的层是否正确？

cyx · 发表于 2010-12-6 09:30

有点意思

txrjy08 · 发表于 2010-12-10 12:09

路过

		自动登录	找回密码
密码			注册

allegro 无法添加过孔

EDA365欢迎您！

试一下看行么

推荐内容 /1