找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 245|回复: 14
打印 上一主题 下一主题

关于Mark点的问题

[复制链接]

24

主题

175

帖子

893

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
893
跳转到指定楼层
1#
发表于 2016-8-16 17:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我在orcad中画了Mark点,也加了封装,但是产生网表后导入到PCB中没有Mark点的零件,其他零件都有,pad,psm的路径都设置了的,请大家帮忙看看看是怎么回事,先谢过了
4 W9 q+ u( L- o
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

8

主题

845

帖子

2124

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2124
2#
发表于 2016-8-16 21:11 | 只看该作者
mark为什么要画在orcad中呢,我有点不明白

6

主题

56

帖子

203

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
203
3#
发表于 2016-8-17 09:48 | 只看该作者
问题大概是mark点是机械零件,或者你的原理图库有问题,实在不行就直接在pcb里直接把Mark点拖进来。

点评

tdl
后来是直接这样做的  详情 回复 发表于 2016-8-18 10:00

7

主题

225

帖子

1107

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1107
4#
发表于 2016-8-17 13:58 | 只看该作者
你们的FIDU库非package symbol

8

主题

140

帖子

1251

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1251
5#
发表于 2016-8-18 09:13 | 只看该作者
MARK点要是dra后缀,且原理图中要给Mark点增加一个悬空的引脚

点评

tdl
一定要有悬空的引脚?  详情 回复 发表于 2016-8-18 09:59

24

主题

175

帖子

893

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
893
6#
 楼主| 发表于 2016-8-18 09:59 | 只看该作者
eeliujm 发表于 2016-8-18 09:13
1 V1 O: n8 R+ I" D9 B' n. s) a% eMARK点要是dra后缀,且原理图中要给Mark点增加一个悬空的引脚
0 V$ z$ B1 M/ K6 I; T
一定要有悬空的引脚?7 h  s0 o+ T# {, v+ E- T7 m" G

24

主题

175

帖子

893

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
893
7#
 楼主| 发表于 2016-8-18 10:00 | 只看该作者
18752980996 发表于 2016-8-17 09:48( l1 |- {% b$ h1 Z" [1 L
问题大概是mark点是机械零件,或者你的原理图库有问题,实在不行就直接在pcb里直接把Mark点拖进来。

; q' d# \. M. W' V3 i后来是直接这样做的
/ T; Z0 u2 ]( P$ k) Q

4

主题

34

帖子

232

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
232
8#
发表于 2016-8-18 10:09 | 只看该作者
Mark 点不是后面从package symbol里面添加的嘛,没有网络的话,就不需要从ORCAD里面导入了吧。

1

主题

44

帖子

306

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
306
9#
发表于 2016-8-19 17:06 | 只看该作者
楼主这样做的目的是为了防止Layout人员在最后出图之前忘记加mark了,mark加的方式有两种:A。原理图里面写出来,带到PCB中 B。直接从LIB里面调出

点评

tdl
你太有才了  详情 回复 发表于 2016-8-19 22:22

24

主题

175

帖子

893

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
893
10#
 楼主| 发表于 2016-8-19 22:22 | 只看该作者
451616286 发表于 2016-8-19 17:06$ H: C0 ~9 [" B/ K
楼主这样做的目的是为了防止Layout人员在最后出图之前忘记加mark了,mark加的方式有两种:A。原理图里面写 ...
* a* l0 B, n% q$ ~& ^' o" I' |
你太有才了

点评

没回答到你的主题是吧?,带不出封装原因:A、线路中的Footprint与PCB建立的名称是否是一致的? B、Library路径是否都是对的,并且所有该有的档案是否都存在?C、你的Footprint与线路中的symbol的脚位数是否是一  详情 回复 发表于 2016-8-23 10:11

1

主题

44

帖子

306

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
306
11#
发表于 2016-8-23 10:11 | 只看该作者
tdl 发表于 2016-8-19 22:22
- M0 z' ]" ^' I3 |你太有才了

1 g( C* ~) [3 ?8 X0 \( c% c没回答到你的主题是吧?,带不出封装原因:A、线路中的Footprint与PCB建立的名称是否是一致的? B、Library路径是否都是对的,并且所有该有的档案是否都存在?C、你的Footprint与线路中的symbol的脚位数是否是一致并且是同名的? 我晓得的基本上就这三点了+ [% t3 ]* y( k" G1 b9 o
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-23 04:58 , Processed in 0.083882 second(s), 38 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表