|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
敢问各位大侠，小弟近日使用Capture CIS进行原理图设计，完成后输出网表，并想通过Allegro进行PCB设计。但( `0 i& C- B- A4 ]% y, j
Allegro输入网表后，出错，显示如下：
2 q4 ^2 ^, b1 ?* ~0 KProblems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_TYPE property '14PIN, TSSOP' is illegal: ' a, E" \0 e B: ~( i/ c
'Package name has invalid characters or is too long.'.Device 'MC74LCX125_0_14PIN, TSSOP_IC_MC' has
$ I# ?6 Z7 k" o* ?1 ^$ Xlibrary errors. Unable to transfer to Allegro.( f% |. N) c* {6 V
所以有以下几个问题：
( M, L$ y1 G/ s! P8 d0 y$ ^& S' \4 |1) 如何解决以上问题，是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗？, W$ C# I6 ^/ q" ? m% c
2）Capture CIS生成的元件库，在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆% V6 r# `/ r# V# m7 f6 o) m4 k0 M
放的元件吗？* h5 A5 S- `9 Y; b' o
3）Allegro里提供的“Part developer”工具也会生成原理图里元件封装，与Capture CIS生成的元件库有什么关系？
0 B6 A' q4 W5 m( v/ `3 P, {7 O4）Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中？
; U7 u7 ? v- P9 E5）Capture CIS里摆放库里的元件有两种方法：“Place Database Part”，快捷键“Z”与“Part。。。。”，快捷键
, c5 T+ s( w2 |1 E4 j“P”有什么联系和区别呢：+ H7 w; ?6 F# m! }, k" T
烦请大哥大姐帮我解决此问题，感激不尽。 |
|
/1 
发表于 2008-4-17 16:11
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2008-4-17 17:13