找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 351|回复: 7
打印 上一主题 下一主题

HELP! Allegro package designer 问题

[复制链接]

1

主题

107

帖子

376

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
376
跳转到指定楼层
1#
发表于 2016-6-24 15:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教大家,如何在package designer里面放入一个电容,并且对这个电容进行 assign net, assign refdes?
% D& y6 n3 X6 ~! m9 t大家都知道DIE,BGA是可以通过软件生成并且将二者的pin赋予 特定的net,但是如果要摆放一个电容在封装里面,allegro该如何实现呢?谢谢!4 M7 ^6 w& [6 C) Z+ z
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

5

主题

60

帖子

196

积分

二级会员(20)

Rank: 2Rank: 2

积分
196
推荐
发表于 2016-8-2 21:04 | 只看该作者
加元器件不多时,可以通过logic界面添加,最后再赋予网络,加的多还是画个原理图吧,要是没看懂可以微信我13823773314欢迎交流哦

点评

正解!!!!!!!  详情 回复 发表于 2016-9-8 22:08

139

主题

460

帖子

4605

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
4605
2#
发表于 2016-7-29 11:18 | 只看该作者
加分立元件不多时,可以输出netlist, 在netlist中修改加入网表中,再import一次网表就可以了网表的格式如下,看下就明白了。
1 j7 h8 _- b8 a8 M2 U- L5 `" M, m" x) L  H+ h3 p. F
$PACKAGES5 r+ O2 P" D+ l( N/ s1 k4 B
BGA ! BGA ; BGA
; Y& s6 _  p. D, Y+ XDIE ! DIE ; DIE 2 j, ]; \- \# j+ M8 h
$NETS& l9 w! |# P, L. j2 Y  P' w& n3 [7 [
A9_PLL_VDD ; BGA.W6 DIE.231
6 e4 U2 ?. T4 p9 s3 t/ WA9_PLL_VSS ; BGA.Y7 DIE.229
  [6 ]/ H* t9 u& A' VADACL_VOUT ; BGA.A17 DIE.55
) o4 @4 |' T3 U5 m1 A0 WADACR_VOUT ; BGA.B17 DIE.57 ( _8 Y! {* p! a% T  t8 I3 w
ADAC_VAA2V5 ; BGA.B20 DIE.70
0 M$ ]! K7 X4 U7 L6 OADAC_VREF_NEG ; BGA.D18 DIE.67
% f: e$ ~  j' w% p9 Q- PADAC_VREF_POS ; BGA.C19 DIE.68
/ }7 H4 h9 b+ d& jD_A0 ; BGA.AB6 DIE.223 + @0 \2 }+ ~* k( t8 ~" c- c

0 _; o4 F- e$ T( n. \# i
: f2 ?' N; U. d........ N. M: l* N: \! z, _" @$ V( E

139

主题

460

帖子

4605

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
4605
3#
发表于 2016-7-29 11:20 | 只看该作者
等10月新办公室装修好了,后面如免费授课,如你参加的话可以现场交流

116

主题

563

帖子

7196

积分

EDA365版主(50)

Rank: 5

积分
7196
5#
发表于 2016-9-8 22:08 | 只看该作者
小蒙art黑豆 发表于 2016-8-2 21:04
! u7 P% Q$ x, X# ]加元器件不多时,可以通过logic界面添加,最后再赋予网络,加的多还是画个原理图吧,要是没看懂可以微信我1 ...

3 P3 \8 f. S& T1 A- O, M2 }正解!!!!!!!
IC封装设计

1

主题

22

帖子

125

积分

二级会员(20)

Rank: 2Rank: 2

积分
125
6#
发表于 2016-12-5 17:11 | 只看该作者
对于net赋予问题,我有个疑问:
- y/ |. n9 ?" K- P我们做多个PIN的芯片的package symbol时(比如BGA),通过DXF或其它方式创建的package symbol实际上并没有net。$ ^% q/ m) y6 b" H
导入sip封装设计的时候,该如何来创建net?(一个个的创建很麻烦)

1

主题

50

帖子

203

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
203
7#
发表于 2017-2-22 09:52 | 只看该作者
x学习一下

10

主题

273

帖子

294

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
294
8#
发表于 2017-3-23 14:46 | 只看该作者
在导入 DIE 时就可以 把DIE的 net 定义好,导入sip 内,就可以有net了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-20 04:23 , Processed in 0.058515 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表