23号放jimmy鸽子了

eagle · 发表于 2014-8-25 22:07

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

就在22号早上，我还在想着前往呢，但是到是22号下午，经理告诉我，我的PCB板一定要调试出来，25号一定要发板。
于是我22号通宵达旦，23号一清早就前往公司加班，终于到了下午一点来钟，把所有的东西调通了。
但是，从我公司前往锦江乐园，我需要一个半小时时间。。。。。。。。。。。。

其实我是准备了好几个问题问jimmy的，可惜了这几个问题，现在在这里说一下，jimmy要是看到了，帮忙回复一下也好：
1：我的PCB板，从P0升级到P1，为了防止在改线时有不需要修改的线掉了，或者掉孔了，通常我们都会去检查layout的报告文档，但是这样非常费时费事，请问有没有什么方便的方法？

2：在画原理图时，通常会用到另外一个原理图里面的部分电路，这时候我们都是直接复制过来的，但是这样的话，会出现坐标对不准的现象，通常会为几个mil之间，导致线会有一个折叠，非常难看，有什么好的处理办法？

3：在进行差分走线时，有一种说法是要保持差分，这样的话，为了拉等长，通常需要大量的绕线，才能把一对差分线拉出等长出来。
所以我想问一下，等长与线距的变化，谁更重要？为什么？

4：通常我们会极力避免走线时出现电源环路，而我们通常会铺地处理整个地平面。这个时候是不可避免的出现地环路，所以我想问一下，为什么地环路可以接受，而电源环路却是不能容忍的呢？

5：假如我的背光电路的LED+和LED-，也按照差分线的走法，让两者靠近，这样的走法，对DCDC噪声来说，是加剧了，还是减小了？

6：对于DDR走线来说，我们通常会要求，相邻层正对着的，必须是地。而在音频走线时，我们的做法却是，仅仅需要同层包地。那么，这里有一个疑问就是，对于一根敏感线来说，究竟是相邻层平行线的伤害大，还是通常的线给以的伤害大？

lalasa1987 · 发表于 2014-9-9 10:57

JIMMY快快来我也想知道答案~~

cyt20050511 · 发表于 2014-9-9 17:25

本帖最后由 cyt20050511 于 2014-9-9 17:41 编辑

1.把你原来的孔，线之类的鑜住
2.这要在做原理图封装时就要设定好栅格
3.以等长为主，因为关系到时序问题，较短间距的线等宽与否影响比较小
4.因为所有的都要回归于地
5.你自已飞两线用示波器看看就不知道了？输入输出加合适的电容，还有耐压的问题
6.一个是高频，一个是低频。DDR 为几百M的数字频率---为干扰源，音频一般是K级模拟量--为被干扰对像。不能同语

歪头歪脑 · 发表于 2016-4-13 13:36

。。。看看

hootasp · 发表于 2016-5-22 18:14

顶！

		自动登录	找回密码
密码			注册

23号放jimmy鸽子了

EDA365欢迎您！

推荐内容 /1