找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 445|回复: 5
打印 上一主题 下一主题

IMX6中64位DDR3问题

[复制链接]

39

主题

221

帖子

831

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
831
跳转到指定楼层
1#
发表于 2016-3-7 17:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Hi~各位大师,下午好,小弟想问问IMX6中关于64位DDR3的问题,在IMX6SOLO中,是只支持32位的,在IMX6D,IMX6Q中支持64位DDR3,小弟在这里稍微有一点疑惑,这个64位的DDR3是双通道还是怎么说?那么在IMX6D,IMX6Q中是否支持32位的DDR3?为什么单核的只支持32位,双核及以上就可以支持64的呢?小弟不胜了解,还望大师指点一下,先谢过了!
6 Q% O+ Y0 N" A: d2 s7 B* j* Q
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

15

主题

1123

帖子

2417

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2417
2#
发表于 2016-3-7 23:41 | 只看该作者
主要是考虑容量和位宽,按芯片明确的要求设计

点评

感谢版主大人的回复,我还是再看看手册再说吧。谢谢!  详情 回复 发表于 2016-3-8 10:56

39

主题

221

帖子

831

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
831
3#
 楼主| 发表于 2016-3-8 10:56 | 只看该作者
菩提老树 发表于 2016-3-7 23:419 P  Q; G% B- }2 M0 @+ X, C
主要是考虑容量和位宽,按芯片明确的要求设计
; i3 o) o4 L4 x) ~$ c7 L4 x0 ]
感谢版主大人的回复,我还是再看看手册再说吧。谢谢!
' F1 G3 ^( x6 \: b7 l

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
4#
发表于 2016-3-8 13:17 | 只看该作者
本帖最后由 超級狗 于 2016-3-8 13:29 编辑
5 A: u: ^  f* X$ q9 ~: e5 ^  z& u) d) u4 Z; m' w
i.MX6 Quad Reference Manual
) N( a* G' f; q* w8 ?# C0 _+ p1 U1 C
Multi Mode DDR Controller (MMDC)2 T; N$ Y2 |, `* M, c% }* Y

/ y( _& `9 [0 z/ P& O8 ~) g1 m46.1 Introduction, v. |' S0 V# U
The MMDC is a configurable, high performance, and optimized DDR controller that supports DDR3 x16/x32/x64, LPDDR2 1-channel x16/x32/x64 and LPDDR2 2-channels x16/x32 memory types.7 [3 B( y" z+ v. w- B' b' b
1 K& s6 m) S! h  `
i.MX6 四核只有搭配 LP-DDR2 才有支援雙通道Dual Channel)!
- U* o8 J; z/ }; F, F3 P
7 X  h* z' M8 o2 k

点评

感谢超级狗版主大人的回复,小弟这个已经看过了,就是不太明白。。。小弟打算再研究研究处理器的架构什么的,这个板子目前还是采用开发板的布线,原分不动照抄DDR部门,剩下的我们再自己布线,先跑起来,后面的慢慢  详情 回复 发表于 2016-3-8 14:58
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
5#
发表于 2016-3-8 13:28 | 只看该作者
本帖最后由 超級狗 于 2016-3-8 16:22 编辑 % G. i5 c7 }! m4 ^- Y* i! X" d$ n( k- \

& T1 r; [, }4 Ci.MX6 Solo Lite Reference Manual6 s/ f: m# q4 K, \2 z2 y& A
& e- ^1 {. n- ~( r  z+ L" v
32.1.1 MMDC feature summary

2 ~9 g6 r/ @; G6 ~9 v) \
# y) S8 }8 Z: G* \3 NSupport DRAM Standard, h, ~3 n! L7 i
  • LV-DDR3, DDR3 x16, x32
  • LPDDR2 x16, x32
    7 M( V9 R7 I% _3 A

" E0 ?  ]( r4 P& }: d

" m3 n$ \0 l* X8 q1 r, N' U8 O" X2 j! Z- v( E8 B
哈士奇是一種連主人都咬的爛狗!

39

主题

221

帖子

831

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
831
6#
 楼主| 发表于 2016-3-8 14:58 | 只看该作者
超級狗 发表于 2016-3-8 13:17; U5 \( E: U6 s9 `+ E# m; h
i.MX6 Quad Reference Manual
; ?5 s2 `" K9 E8 |
; e. a# p3 h9 T" @  M* DMulti Mode DDR Controller (MMDC)
9 Z0 Z) s( s( f  \! J
感谢超级狗版主大人的回复,小弟这个已经看过了,就是不太明白。。。小弟打算再研究研究处理器的架构什么的,这个板子目前还是采用开发板的布线,原分不动照抄DDR部门,剩下的我们再自己布线,先跑起来,后面的慢慢调整。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 07:27 , Processed in 0.062191 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表