PADS转allegro问题

wshna0221 发表于 2018-6-15 09:50
/ L& o1 t0 I3 [0 I不是丝印框没有，是器件的位号没有，所有器件的位号都是#REFDES

wshna0221 发表于 2018-6-15 09:00
/ }/ x) I# U( _7 U0 T- L# d* ^# G公司文件，不好外传。只好自己再试试。我按照图中这种方式添加丝印层，结果对应的丝印层也没有出现。

wshna0221 发表于 2018-6-14 17:17
* C7 P0 P/ u$ E我在allegro中自己可以看到3D效果，就是有高度信息了，但是结构工程师那就是显示不出来。

這侽孓譙悴丶 发表于 2018-6-14 16:52
0 ]3 G' R  I- j; @8 D6 V! b1.导入allegro时要先将库路径设置在当前目录下，不然导过去网络可能会丢失； 2.转allegro后你要看看封装pla ...

wshna0221 发表于 2018-6-14 17:31
+ |) a& ^% e$ `4 U' `' X2 L关于第一问题的回答，我可以理解为需要先在PADS文件中导出LIB，然后在allegro中指向该LIB路径么？

這侽孓譙悴丶 发表于 2018-6-14 17:34* {8 X- z3 z" ~) X# o" q/ M
不是，就是你brd里面导入asc文件之前，先在brd里面将库路径设置到brd文件所在的路径下！

wshna0221 发表于 2018-6-14 17:44
) _& v3 \" R; Z6 D( |: i1 g又尝试了两次，现在是有GND和几个电源网表，其他信号网表都没有。

這侽孓譙悴丶 发表于 2018-6-14 17:58
0 `5 G% D( @: ^6 R7 ]/ C方便的话将文件发上来试试！

這侽孓譙悴丶 发表于 2018-6-15 09:43& ^9 f7 _# k; t2 p+ Y: m
导入的时候丝印层不需要设置，如果转过去丝印框丢失了，就在PADS上面将封装的丝印框层面改到TOP层去，然 ...

這侽孓譙悴丶 发表于 2018-6-15 09:576 G2 m7 ~  R! N# ^! K. W) m
这个正常的，转过去refdes就是那样的，我一般都是用skill自动批量处理，如果你没有skill的话就只能自己一 ...

wshna0221 发表于 2018-6-15 10:03! k6 ?* v6 V2 Q+ c1 k) N
论坛那个EDA365 SKILL里好像没有这方面的skill吧。