关于FPGA与DDR的接口时钟

ych634227759 · 发表于 2013-11-28 09:23

您需要登录才可以下载或查看，没有帐号？注册

x

现在的方案是，用的是DDR3，要求DDR3工作在800MHz主频下，那么FPGA给DDR3的时钟信号应该是400MHz吗？求大神解答，小弟不胜感激啊~

part99 · 发表于 2013-11-28 10:04

DDR3工作在800MHz，时钟就是800，数据1600，所以叫DDR-1600.

ych634227759 · 发表于 2013-11-28 10:18

part99 发表于 2013-11-28 10:04
3 N! h: l1 f9 d9 g' a/ U4 T! N2 UDDR3工作在800MHz，时钟就是800，数据1600，所以叫DDR-1600.

哦，对的。。我描述错了，就是要让DDR3的读写速率是800Mbps，那么FPGA给DDR3的时钟信号应该是400MHz，也就是2倍的关系，对吧？

part99 · 发表于 2013-11-28 10:23

ych634227759 发表于 2013-11-27 21:18
2 ^( w4 P, ~& Y$ i" p2 |哦，对的。。我描述错了，就是要让DDR3的读写速率是800Mbps，那么FPGA给DDR3的时钟信号应该是400MHz，也 ...

正确！

ych634227759 · 发表于 2013-12-5 10:52

part99 发表于 2013-11-28 10:23, b* K1 L8 z# P- L
正确！

那能不能让DDR3内存降频使用呢？比如说DDR3的时钟频率范围是667MHz到1866MHz，那能不能给DDR3的输入时钟能不能低于667MHz呢？

part99 · 发表于 2013-12-5 10:56

内存降频使用没问题，关键是FPGA的内存控制器能否支持低频，从硬件角度出发，这些都没问题，软件要设置的东西会多一些。

ych634227759 · 发表于 2013-12-5 18:07

part99 发表于 2013-12-5 10:564 Y$ K' H% ^7 F. D8 c
内存降频使用没问题，关键是FPGA的内存控制器能否支持低频，从硬件角度出发，这些都没问题，软件要设置的东 ...

好的，非常感谢您的耐心讲解！

diqizhandeng · 发表于 2015-11-5 12:24

从硬件角度出发，这些都没问题

		自动登录	找回密码
密码			注册

推荐内容 /1