找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 400|回复: 6
打印 上一主题 下一主题

DDR布线疑问

[复制链接]

35

主题

103

帖子

442

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
442
跳转到指定楼层
1#
发表于 2015-8-3 11:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1、  查板后的修改意见有的是需要增加电容,这个电容是Layout工程师自己要加的吗?还是说原理图上有明确的要求需要加电容。
2、  DDR的滤波电容一般加在什么位置?
求大大神解答,非常感谢!
* v7 w' C8 ?" c  _) j. U4 p+ q
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
2#
发表于 2015-8-3 11:21 | 只看该作者
1.正规的流程应该是原理图修改完后更新netlist导入layout。也建议这么做,因为设计文件的归档是要原理图和PCB设计文件匹配的。' F( M. Z& x) ~! t, j
2.DDR颗粒的BGA上有很多电源pin脚,小容值电容优先靠近这些pin脚,其中离电源源端越远的地方意味着环路电感相对越大,优先考虑多放电容在这些脚上。大容值电容则可以相对稍远于小容值电容,但依然要满足尽量近原则。
新年伊始,稳中求胜

15

主题

1123

帖子

2417

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2417
3#
发表于 2015-8-3 12:01 | 只看该作者
Cousins已经回答的非常好啦,我再说说加电容的问题吧。layout工程师也是可以建议加减电容的,一个是看您仿真的结果和经验;另外就是看您layout的情况,在一些跨分割的地方,也需要有所考虑加电容。有利于EMC。
头像被屏蔽

6

主题

34

帖子

68

积分

禁止发言

积分
68
4#
发表于 2015-8-5 01:52 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽

6

主题

34

帖子

68

积分

禁止发言

积分
68
5#
发表于 2015-8-5 02:06 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

0

主题

13

帖子

4

积分

初级新手(9)

Rank: 1

积分
4
6#
发表于 2015-8-26 23:30 | 只看该作者
具体要看芯片的噪声要求Vref要求自然高,她作为参考电压,看您layout的情况,在一些跨分割的地方,也需要有所考虑加电容。

3

主题

47

帖子

117

积分

二级会员(20)

Rank: 2Rank: 2

积分
117
7#
发表于 2015-9-1 09:01 | 只看该作者
good
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-26 20:38 , Processed in 0.067444 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表