|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一不小心，又到了“营养大餐”时间了，因为上午去EF“考察”，加上又记错了时间原因。即使马不停蹄赶过去，还是迟到了，幸运的是还是赶上了这场由杜老师带来盛宴。一进门，杜老师的精彩已经开始了，屋子也都坐满了，连最后面的过道都是站满了，深圳的小伙伴还是蛮积极的。往旁边一看，居然看到另一个大神——吉米哥。跟他打个气招呼就静静的站在旁边听课了，在中场休息的时候，很幸运的还找到了一个座位。下面开始盘点一下在本场盛宴的收获吧！
3 K0 S6 m$ F# U: R1. 因为迟到了，进去的时候杜老师正在讲机壳接地的方法机壳地不能直接与地线接在一起，且机壳地下方需全部挖空，不能有任何走线。因为层叠与层叠之间会有藕合，最好是用磁珠或用安规电容将机壳地与板上地线连接起来，安规电容容量可以小，但是耐压要一定要大，这样有利于EMC。以前习惯都是将机壳地直接接到板上的地线，原来一直都是错的。0 A6 {* I! ^: a! U5 y. V
2. DVI/USB等接口信号要在靠近信号输入端处加ESD管，增加ESD保护；然后再进入共模线圈，有利于提高EMC。( P+ D& ~9 M: [: q! q+ }
3. 本次的重点是DDR3的相知识，DDR3特性如下：
" p h# g' P# C0 H& e5 Pa).DQS是使用差分信号；
' C: a% w1 K5 p& Q+ m4 F: \b).芯片内部有ODT功能，数据线上无需外部匹配，但命令线及地址线依然需要外部加匹配电阻；
: e; R! l O& q% A* j, v7 }c).内核电压为1.5V,功耗比DDR2降低了20%；
: m4 {& @- Y* Z( X8 o- \d).DDR 3有write leveling特性，消除走线延时带来的误差，因为Fly-by拓扑结构的特性减小了走线的stub和长度，但是它同时也带来了CK-CK#和DQS-DQS#之间的走线延迟。; D0 N& w, m5 `1 f+ B
e).Ram重置（RESER）功能，关闭所有数据接收和发送，仅提供保存数据的最低电量，达到省电的目的。* W8 h+ F2 D ?$ p+ s( `9 _
4. DDR3布线规范
1 M- l) F! ]0 U& x& pa).特征阻抗：单线50欧，差分线100欧，需保持阻抗连续性；
$ T* h; f" t. u9 D+ r) xb).信号线尽量少换层，尤其是数据线、时钟线，不能超过两个过孔,数据线、时钟线、地址（控制）线组间距在20mil以上或至少3W；3 I' [" Q& P2 e8 J# n Y
c).Vref线最小宽度为20mil,能铺铜就铺铜；
! z4 v* k! i7 d) [7 n }1 {" }+ td).等长以Layout Guide为准，以仿真结果为准；! z1 I c3 h6 b6 o/ n: P1 m
e).如果可以，尽量将芯片的管脚长度导入软件中；
& ^. D! |# N+ o+ O8 b3 Y2 F8 Bf).地址线优先选择Fly-By，分支处的线尽可能的短，在150mil左右为难
8 v: y% q& n) g7 }g)地址线和控制线的上拉匹配电阻放在最后一个DRAM末端，与DRAM的走线不超过500mil。
2 k# d: P+ ^' o2 \) r5. 最后还有一些开关电源的知识，开关管的Gate、Phase信号尽量短而粗；模拟信号采样点在输出滤波之后；模拟地与大电流地分开，在远端单点接地等。
2 X1 Z/ V. h! E0 `感谢EDA365,感谢杜老师给我们带来的这次营养大餐，谢谢你们！下次培训见！
2 q6 k5 |1 k5 y |
|
/1 
发表于 2015-8-7 14:16
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！