电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › SI/PI仿真论坛 › 求大神指点DDR3的DQS问题

发新帖

查看: 1037|回复: 8

上一主题

下一主题

[仿真讨论] 求大神指点DDR3的DQS问题

1 主题	16 帖子	269 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 269

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2015-4-13 16:49 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由雪狼007 于 2015-4-13 16:56 编辑

在读数据时，DDR生成DQS向CPU发送，以高低电平的中点为触发点，上下沿为分割点
在写数据时，CPU生成DQS向DDR发送，以上下沿为触发点，高低电平的中点的分割点
这二句应该怎么理解呢？第一句到时可以理解，因为数据和DQS同步生成，且与时钟同步。
第二句就理解不了，觉得CPU怎么确定生成DQS的时间呢，生成的DQS和时钟同步吗
还有理解不了源同步的意思，求大神通俗明白的讲解。

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏1 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

1 主题	16 帖子	269 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 269

发消息

推荐

楼主| 发表于 2015-4-15 12:01 | 只看该作者

百度到的，换个理解方式，哈哈，终于理解了
1.对于Command和Address由clock的上升沿对数据进行采样，数据方向为Memory
controller-〉Memory
2.对于Data (DQ)由DQS采用源同步的方式同时在上升沿和下降沿对数据进行采样，
即当Write命令时数据方向为Memory controller-〉Memory Module，DQS相对于DQ为
center align，当Read命令时数据方向为Memory Module -〉Memory controller， DQS相对
于DQ为edge align，在Memory controller端会对DQS或者DQ作一个90度的相位偏移。

评分

参与人数 1	威望 +10	收起理由
shark4685	+ 10

查看全部评分

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持 1 反对 0

24 主题	978 帖子	7766 积分

六级会员(60)

Rank: 6 Rank: 6

积分: 7766

发消息

2^#

发表于 2015-4-13 16:54 | 只看该作者

问题呢？007

点评

不好意思，刚才没写好就失误发表了详情回复发表于 2015-4-13 17:09

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

1 主题	1499 帖子	5972 积分

EDA365版主(50)

Rank: 5

积分: 5972

发消息

3^#

发表于 2015-4-13 16:55 | 只看该作者

不管是读还是写，数据建立是以AC门限，数据保持是以DC门限来触发。
你所说的是理想的分析，不是实际测试的结果，也不是ddr寄存器建立保持的时间。

新年伊始，稳中求胜

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

1 主题	1499 帖子	5972 积分

EDA365版主(50)

Rank: 5

积分: 5972

发消息

4^#

发表于 2015-4-13 17:06 | 只看该作者

同一个DQ触发器发出同步信号，DQS经过delay line与DQ构成触发，就是源同步。
当然实际设计过程中DQ，DQS都可以做delay，只要满足DQS触发给与足够的建立保持时间就可以。
DQS与时钟在源触发器的地方是同步的。

点评

呵呵，以前没做过高速数字电路，大神的话理解不到塞，努力百度了一个，终于明白了详情回复发表于 2015-4-15 11:56

我现在是理解到CPU读DDR了，可不可以把CPU写DDR看成DDR向CPU读呢，只不过不是DDR启动提出来的DQS还是向数据，时钟同步生成的，只不过到了DDR的时候，由于走线长度等原因不同步了呢？详情回复发表于 2015-4-14 12:42

评分

参与人数 1	威望 +10	收起理由
shark4685	+ 10

查看全部评分

新年伊始，稳中求胜

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

1 主题	16 帖子	269 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 269

发消息

5^#

楼主| 发表于 2015-4-13 17:09 | 只看该作者

shark4685 发表于 2015-4-13 16:54
$ C* F) Q' w7 m2 Q w9 [2 m问题呢？007

不好意思，刚才没写好就失误发表了

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

1 主题	16 帖子	269 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 269

发消息

6^#

楼主| 发表于 2015-4-14 12:42 | 只看该作者

cousins 发表于 2015-4-13 17:06( W1 z7 T6 [1 F; C* ~8 x
同一个DQ触发器发出同步信号，DQS经过delay line与DQ构成触发，就是源同步。* ]) P2 ?- v F4 ^3 }+ p8 @
当然实际设计过程中DQ，DQS都 ...

我现在是理解到CPU读DDR了，可不可以把CPU写DDR看成DDR向CPU读呢，只不过不是DDR启动提出来的DQS还是向数据，时钟同步生成的，只不过到了DDR的时候，由于走线长度等原因不同步了呢？

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

1 主题	16 帖子	269 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 269

发消息

7^#

楼主| 发表于 2015-4-15 11:56 | 只看该作者

cousins 发表于 2015-4-13 17:06
$ _3 m. I! _( |7 o' @. q同一个DQ触发器发出同步信号，DQS经过delay line与DQ构成触发，就是源同步。
6 y9 b: E& r; f3 z2 A. K3 N- F当然实际设计过程中DQ，DQS都 ...

呵呵，以前没做过高速数字电路，大神的话理解不到塞，努力百度了一个，终于明白了

系统时序基础理论.pdf

370.8 KB, 下载次数: 28, 下载积分: 威望 -5

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

11 主题	80 帖子	358 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 358

发消息

9^#

发表于 2015-5-21 08:01 来自手机 | 只看该作者

楼主好资料。下来学习一下

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 00:43 , Processed in 0.065489 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表