找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 526|回复: 3
打印 上一主题 下一主题

DDR2可以走菊花链吗

[复制链接]

55

主题

558

帖子

2573

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2573
跳转到指定楼层
1#
发表于 2015-11-23 09:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题,DDR2可以走菊花链吗还是必须使用T型拓扑?两片DDR 地址线上都加了VTT,
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

15

主题

1123

帖子

2417

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2417
2#
发表于 2015-11-23 12:36 | 只看该作者
最好不要这样。因为绕线太长啦

426

主题

8749

帖子

2万

积分

认证会员B类

CAD工程师

Rank: 25

积分
22654
3#
发表于 2015-11-23 13:14 | 只看该作者
优选使用星形。
专业服务:(价格面议)
代写作业
拉等长
调丝印
喂猪
欺负同学
打老师

5

主题

826

帖子

1124

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1124
4#
发表于 2015-11-23 15:02 | 只看该作者
没有什么是绝对的,主要还是时序问题,DDR2没有延时补偿技术,,时钟线与数据选通信号的时序裕量相对比较严格,每颗DDR芯片的时钟线与数据选通信号的长度误差不能太大。简单拿写调整来说吧,采用菊花链结构,源CK和DQS信号到达目的地有延迟,对于存储器模块的每个存储器元件,这种延迟是不同的,必须逐个芯片进行调整,如果芯片有多于一个字节的数据,甚至要根据字节来进行调整。存储器控制器延迟了DQS,一次一步,直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK,以便DQ总线上的目标数据可以可靠地被捕获。但DDR3存储器控制器是可以自动做的。所有的东西都没有绝对,最好根据芯片Layout Guide去做,如果没有,应该根据仿真去做,同样的也不是所有DDR3的时钟线与数据选通信号的长度误差都没有要求,所以DDR3也不是所有的都能采用菊花链
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 12:38 , Processed in 0.066709 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表