|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
弱弱的问下& S% c1 R7 v8 h. _- R
' w5 K, ~( R0 c. u, R/ ~, X- W 在布局与走线时，大家都是按着栅格点来的。我有个疑问就是，有时一个元器件（比如说是CPU)，四周的空间有限，而按着栅格点对齐放的话，可能放不下，此时大家是如何做的？（自己习惯不好，差不多都是设很小栅格点来布局的）- m/ R/ t2 h: c
b" i* Z4 H! \ \9 Q 还有走线时，有的元器件中心点出线方式并不一定刚好在栅格点上面，此时在Layout中大家是如何处理的（不是在Router,并且Layou中DRC是关闭的状况）。大家可能会说，不管是不是在栅格点上面，都是可以从栅格点上面看出来的。这个是可以通过栅格点看出来的，但是对于密底比较大的PCB来说，（在Layout中关闭DRC的情况下，并不能刚好保证走线的间距刚好等于安全间距，可能要大于那么点）走线之间的间距如果都比安全间距都要大那么一点的话，是很浪费有限走线空间的。9 a5 E5 i; R- a9 m/ |, _+ r
2 V C* |1 z3 b( d
注：此上面话题是在LAYOUT中走线的; T! S+ W5 i, K3 v0 l0 o' j
我看过有的人用Layout做出来的板子非常漂亮，走线差不多都是在栅格点上面的。 |
|
/1 
发表于 2012-12-7 11:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
