|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为帮助广大网友学习Cadence系列设计软件,经EDA365网站组织和协调,特邀请论坛Allegro版块Dzkcool版主(杜老师)开讲,2015年全年Cadence公益培训计划分为10期进行,遵从由浅入深,由点到面的原则,从3月份开始,内容安排请见下面目录,请大家在版块报名帖中回帖报名(报名链接请见2楼)。
4 g& Q+ c7 z! s- Y8 D. P活动目的:/ v+ E2 U! C/ l
(1)帮助大家提升设计能力与水平。# |, I& F: E: k1 W# A6 {
(2)帮助大家多认识同行朋友,多跟外界交流和联系。! X- R% U8 e7 ?, q
上课地点、时间及录取名单会在每月的报名帖中公布,希望被录取的同学珍惜上课机会。教材会在每次活动后提供下载。本活动由深圳南山区高速互连公共技术服务平台和EDA365合作主办,平台旨在为广大电子企业提供高速互连设计技术的支持,帮助广大企业提升技术水平,促进竞争力,创造更多价值。
, D% m4 |8 {+ m0 j/ B$ ^9 D2 s$ Z* f3 x3 I& n* F; f" O- c9 ]1 p0 N
初级部分6 e4 J5 k8 j% z9 ^# m
一、 Allegro PCB 设计环境介绍(2015年3月份开课)
) G3 p5 q# s5 v0 L1、 Cadence 公司介绍. Z- Q5 k: M" C
2、 Cadence 硬件系统设计流程$ h3 g: s( L4 g/ D. g! a4 \& Z c
3、 操作系统环境详解与设置 Y, r- ^' g, N- r! {/ ^0 q, S
4、 Allegro 工作界面介绍
, `4 X/ U/ y4 h; `$ A0 M* N5、 Allegro 常规设计参数详解9 c @, @1 W8 |
6、 Allegro 用户环境常用设置详解( g, o4 p, u: R# a5 ~
7、 Allegro 操作与快捷键分享7 _* ^8 |+ ]. t2 g3 D! C
8、 Allegro 图层使用详解
& u9 i/ A" O1 `$ z9、 Cadence 常见文件扩展名含义7 e; k/ _! u, m3 J4 T5 x
10、 Cadence 常用辅助工具介绍
7 h9 G+ s/ R1 _# D$ Z) A+ l
+ q" {+ \+ n; X, P. C' B% k二、 Allegro PCB 封装库管理(2015年4月份开课)* A0 q' h& _. |4 k
1、 封装知识介绍
" O1 B- K7 Q2 G {* }; Y5 S6 Q2、 表贴、通孔、热风焊盘的介绍和创建
, Q( w- k: m4 u, n/ q. h# Y3、 焊盘、封装命名规范4 L. i8 A7 }8 p, |2 r4 w
4、 异形表贴焊盘的介绍和创建2 f/ R% c# X& N# c
5、 封装文件类型介绍# r" R2 L) L% p" A! a7 t
6、 表贴、插件封装的介绍和手工创建
. u% z1 `' E! B# U# S7、 表贴、插件封装的创建实例
. s9 l, A3 K7 y% U8、 机械封装的介绍和新建
. d3 k& v" A; j5 N
" l) |& ^: @" n1 f5 G j三、 OrCAD Capture 原理图设计(2015年5月份开课)6 L- ?# G* \+ D3 R7 x
1. Capture 平台简介
5 u' \8 V) i8 c5 I. n4 H2. Capture 平台原理图设计流程' S' l$ N# t6 |5 b
(1) Capture 设计环境, ]; n$ ~6 ?' {) K) h2 \6 ^
(2) 常用设计参数的设置" e. L3 E1 K, b5 m+ O. W
3. 创建原理图符号库& }7 h% I' s; P/ r4 M
3.1 直接创建+ T7 f V- i: M1 e2 |+ H( G$ D
3.2 通过电子表格创建
/ O( Q' A# y% n i: R/ k4. 创建新项目+ k# K1 D9 N; \1 g0 ~# b
(1) 放置器件
( y# Z) {0 [6 M& Y. k(2) 连接器件& j! O; v" {4 |7 y$ ]
(3) 放置电源和地符号2 p3 E- ]1 K' W% J$ n
(4) 跨页符的使用7 H+ L( N( @; i1 i& A" P' H
(5) 查找与替换, S: ?. D2 P: _7 ]; s" c: Y
(6) 原理图设计中规则的设置及检查+ U- T* i" Z) Q
(7) 添加图片、图形和Text 文字注释3 c! L! h. Y' |! ?* }/ t i
5. 打包Package 生成网表1 e7 }# D; t$ n. i3 R
(1) 输出网表常见错误及解决方案
7 C0 M* `, X3 Y/ u- a! k7 }6. 创建器件清单(BOM 表)4 w( O, _$ r8 b* m( @+ a! r1 e5 m Y2 F
" t& P" `8 O/ T) T: a0 ~! M1 X中高级部分8 B+ ~* U% w5 V M! o2 P; v
四、 Allegro 全流程实战设计(2015年6月份开课)# L) M7 D8 ]" i! u: x3 n9 }9 U- P
以一个简单项目,讲解Allegro 全流程设计;/ l) s- I5 Z( e P5 g0 a' x
1、 前处理
5 Q5 O1 a; p$ U/ n/ v2、 布局规划$ r" e$ P: c+ J4 l; ]- {, H1 N
3、 模块布局
9 ]0 A, e5 p7 e$ |5 |- U1 y4 \8 u4、 叠层和约束规则设置
% R2 @8 r. p8 U1 Q+ L1 y5、 电源模块处理9 [. [, L1 n8 |" u" k
6、 Fanout. R" y5 n7 H% [+ {7 l& G i5 ]
7、 高速、时钟、重要信号布线
9 x# C0 B5 H8 o# I6 m& V7 o c8、 杂散信号布线
; G, L4 w: ?: H' ~! W9、 电源地处理
( n5 F) r! G/ Z10、 后处理* ~4 z- D7 F3 w. c
11、 设计验证0 z4 T0 K9 G" L
12、 相关文件输出
' u' Y+ [0 f9 N& h# }3 p0 E" N0 |; h& \1 Y2 W/ A% u
五、 HDTV 项目设计(2015年7月份开课)
( [9 M# q/ a' E8 i1、 概述
; R, k( m# Q3 j4 O9 I' P; u2、 系统设计指导6 C* A0 g* I7 k- ]0 u5 X
(1) 原理框图7 Y0 _7 ^- ^+ M( P5 R( T; P
(2) 电源流向图
" f3 Z) |9 z* \(3) 单板工艺 z5 Q) ^7 p# t& a* b
(4) 布局规划
4 }0 x5 ~# f% U8 \9 l9 X(5) 叠层阻抗方案% F( z, M B& A4 r" c
3、 约束规则设置0 h( ?* H$ w. r# i+ @% @9 h
4、 模块设计指导* C; O# y3 W5 _$ U& ?3 O+ k
(1) CPU 模块
" X& v: `9 e8 ~! C% y5 S, R* K(2) DDR 模块处理( S' I1 G, Y1 ? f
(3) 电源模块处理
! e8 e' P7 z/ T. N(4) 接口电路的PCB 设计" D, T( C3 s5 `% D3 j2 }! z/ I
2 i' t$ o8 T8 }# M六、 射频项目设计(2015年8月份开课)
. d! l1 U y3 m8 g8 ^1、 概述7 A, W* {- H: k( P, U
2、 系统设计指导4 i: B0 Y& ~1 M3 O) D4 d
(1) 原理框图+ o/ q K6 z- W
(2) 电源流向图: n1 H7 H/ M+ I2 ]5 t
(3) 单板工艺
! b5 \! f4 C, I; Q: u3 X: }0 o(4) 布局规划
- [5 a5 d5 Y; \$ ^- X2 N(5) 屏蔽罩的设计
* f1 ~8 e9 B+ W/ X b: p! h% p(6) 叠层阻抗方案9 u3 k' q& r2 E' b3 i& ~ |& r
3、 约束规则设置* B5 ?7 q8 e; J8 f: W- [
4、 模块设计指导0 |4 ^+ B( d0 Q0 A3 |
(1) POE 电路的处理
6 Z+ E& v% [+ {! z, B' M: ^$ Z(2) 电源模块处理0 |) H1 K7 y4 {8 S0 i0 x
(3) 射频模块处理0 a3 o4 ~ G! }2 \1 G# m
(4) CPU 模块
; I$ t' V |4 s, c" D* G" O/ b3 u4 f$ Y4 F(5) 网口电路的处理
, x2 X' w( S, y, M3 Z' g
* Q. c1 g: d. `! |9 D七、 光纤交换机项目设计(2015年9月份开课)
]* p* l( V) _ `( r% g1 U' c1、 概述6 {4 M4 h: y% o% p/ ?
2、 系统设计指导
0 b; T a; d# M# _) Z4 {- k(1) 原理框图
5 _% `6 K0 `9 q* L0 u(2) 电源流向图' D r: l1 r4 c
(3) 单板工艺+ C9 p7 C9 h1 y$ T/ q
(4) 布局布线规划
" |* ]. c6 \9 `+ d7 [8 `(5) 屏蔽罩的设计
/ ^% w; a n0 p; |* a: l0 }. u6 n9 T/ u(6) 叠层阻抗方案8 z3 W, w" H9 g: m n
3、 约束规则设置
; u4 j! R$ ?" n(1) 差分约束设置! e% S# J' c, q8 t' d' c2 k
(2) 等长设置
7 D# h5 p2 O8 M3 ~; M8 H(3) AIDT 自动等长设置8 Z/ j' Z) g. O. K% H
4、 模块设计指导
6 i# c* k j# b/ C. j# ~6 n# |(1) 光口的处理
( U8 ?6 D5 o8 x(2) 电口的处理; x" W9 i( c% \
(3) 变压器的处理 e: }7 w) P ~6 n
(4) 交换芯片的处理. a3 G# I) V* B; n! v) }0 b! Z) n
(5) 网口电路的处理
" r0 Q& w5 B" P H* T6 N: a; a" T(6) 分区协同设计8 w) K9 o) ?4 h- |1 _0 l+ ^
(7) 模块复用的使用, i9 b; W: N F1 P$ ?
2 R1 A1 [$ f) { o, I, b八、 盲埋孔项目设计(2015年10月份开课)( G3 ^' G' K) V* N! ?
1、 盲埋孔板介绍
- s! K3 ?: p! s5 h2、 工艺要求
' g. @5 G2 G" a& u1 n7 e' a3、 整体规划; ], Y! N5 ~8 z& T. d. L
4、 过孔使用与规则设置8 g) n6 l% b" R/ ~$ A" |
5、 叠层阻抗方案* s) z% b6 D0 l2 ^( T$ ^" ]
6、 射频电路的处理" V) S, Y) H, E0 M+ Y
7、 高速差分的处理1 X# r. c$ d2 H+ T+ |; j0 [
8、 音视频信号的处理. Y; Z+ G5 h% E' `* ~
9、 主要电源地的处理
( b! e9 F! @: \9 j8 X& V10、 注意事项# M5 B& I9 ?7 A
9 k4 ?1 a% e Y3 L' n九、 X86 项目设计(2015年11月份开课)
2 ?2 `) u4 ~- O1、 X86 系统介绍* v( Y; j6 G: I$ n
2、 主流平台架构概述
, u0 K1 {" f5 v6 @' U! v3、 以Intel Haswell CPU 为例,讲解Dimm、PCIe 等高速总线接口的布局布线规划
+ Q1 Y6 d% Q. o9 L" b6 |4、 叠层阻抗控制方案
- H3 U2 V) o" C( ~# [. c$ c5、 电源流向规划
' w% A4 G8 J+ \( B- Y6、 电源模块的处理
$ r% g) @" ?! C7、 Dimm 布局布线的处理
$ x$ U3 ~4 E: L- o6 l; m* Q7 Y8、 PCIe 布局布线的处理及技巧: `$ q( g: P) H6 j0 L! v, U
9、 CPU 处的snake 走线处理
- p, H$ G" d" Z- n( z: c' p10、 高速差分差分动态等长、十度走线处理0 ^3 l& h+ R8 J' s1 `7 a- l3 H
, e6 x$ w! f+ N. \
十、 背板项目设计(2015年12月份开课)
% i, j L5 n. k: K/ a4 x5 `4 W1、 背板设计基本原则
* I- C' b& \# n2 u2 j+ M+ p2 {$ Y2、 VPX 系统介绍: A8 @! ]6 F# o C8 k: v" }5 h
3、 VPX 背板结构定位
! N* K' U# W. v: M8 o2 o4、 叠层阻抗方案 G; }# j3 M1 E. t. `
5、 GRE 布线规划# f* ?. \* a4 K3 Y6 n ^0 d" ^+ u
6、 安规防护
3 j$ K- |! F: D; G7 r7、 电源地规划及处理; l1 I) Y3 n6 f3 y2 V1 w" g' [
8、 高速差分线的处理
' F8 ?% ?6 d5 c3 j: v# O9 I: k9、 过孔挖空的处理
3 J7 e1 i4 e7 O- G* h! Z' Z10、 走线均衡
6 V+ Y1 X) P6 j) q# L' W5 c a11、 背钻的处理# y( c# ?: s" B' C r T
7 q4 [' v3 T+ S. c/ @/ s1 R
/ n/ M( _9 o' a' N' i
2 @; S; V' l3 d2 C! A; j6 R! _+ H4 L+ U1 w
, r& ^: W+ r. C3 e+ w- c: q [
) b- `# {3 I0 |7 y |
评分
-
查看全部评分
|