EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
邀 请 函 Cadence SI Matrices Performance Check
) c' x/ V. a; q1 f" c) f" d亲爱的EDA365网友:
% J0 a( Q$ ?$ v1 {; n4 C5 k, w Cadence诚邀您参加于2015年2月5日14:00~15:30的网络研讨会 “Cadence SI Matrices Performance Check”
0 `$ f* J. F: N4 H4 A随着DDR3/DDR4等高速并行总线和USB 3.0、PCIe 3.0和HDMI等高速串行链路的应用越来越广泛，芯片、封装、板级系统的设计越来越复杂，高速传输通道的设计指标愈加难以通过物理设计规则（如线宽、线距等）给出，信号完整性仿真作为系统性能指标的最终确认方式变得越来越普及。在封装或板级信号完整性仿真中，当缺少完整的信号通道，如何判断局部高速传输通道的性能是否满足设计指标需求一直是难以解决的问题。Cadence Sigrity Speed2000中的SI Matrices Performance Check工具提供了一个快速而便捷的方式，对局部或完整信号通道的性能指标进行分析，并可作为判断信号通道是否达标的依据，检查和确认物理版图设计的成功与否。
# [) O3 L5 b7 _! f2 [& s本次研讨会为在线形式，免费参加。通过网页登录和电话拨入方式接入会议系统。0 |. b9 H4 {9 Y) \8 M" W
为保证收听效果，限定参与人数为40人，请发送报名邮件至：event_cn@cadence.com。- `0 j" G4 D1 Q* a
我们将根据邮件先后顺序确定名额，报名信息请包含：
r6 _! x# r4 ]; @, Q9 y# h8 q- N* d# m$ x
+ A1 r- N6 g9 w, i- Y
确定您的参与名额后，我们将单独邮件告知具体的接入方式，另外我们也会根据报名人数决定加开第二轮。
6 @ t2 t8 O* J* l: ?期待您的参加！
0 b- ?0 T* ^+ \; l3 s$ o
3 t: P: W' G' `- r, _: m' q8 ~1 s( V4 D5 D9 Z
| 
/1 
发表于 2015-1-16 14:43
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2015-1-16 15:58
+ \( I; E @ t: r2 i3 Q
