找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1550|回复: 14
打印 上一主题 下一主题

cadence allegro 原理图升级pcb问题

[复制链接]

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
跳转到指定楼层
1#
发表于 2014-12-23 11:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
制作PCB过程中(元器件已经摆放的差不多了),发现原理图的一些器件可以省略,我就直接从PCB和原理图上删除了,但是我怎么能够对原理图重新生成网表导入网表,怎样才能保证PCB已经画好的器件位置不变,而只是位号发生变化?
3 p* K* q) B+ e* g$ i% }) i比如电容C111重新排序后,变成了C80,想使C111的器件坐标位置不变,而位号变为C80!!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

111

帖子

2970

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2970
2#
发表于 2014-12-23 11:14 | 只看该作者
原理图上器件位号变了,正常导入网表,原来的器件是要飞掉了。如果器件在原理图的坐标不变,可以通过SKILL来恢复器件原来的位置。

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
3#
 楼主| 发表于 2014-12-23 11:20 | 只看该作者
我用的版本是cadence 16.6 导入更新的网表出现错误: ERROR: "Retain electrical constraint on net" (retain_cns_on_net) mismatch between schematic (YES) and design (NO). Schematic must agree with design. #1   ERROR(SPMHNI-175): Netrev error detected. #2   Run stopped because errors were detected

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
4#
 楼主| 发表于 2014-12-23 11:22 | 只看该作者
rock_li29 发表于 2014-12-23 11:14
4 Y# o1 k/ p. M6 h5 g原理图上器件位号变了,正常导入网表,原来的器件是要飞掉了。如果器件在原理图的坐标不变,可以通过SKILL ...
. u3 w; H$ Q/ s/ L& y2 I, z2 C
我已经提前都删除了(PCB和原理图中),重新生成网表,然后再导入,然后就出现了错误. L( _& l( P" _" o; _# K4 A

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
5#
 楼主| 发表于 2014-12-23 11:26 | 只看该作者
怎么能够实现原理图和PCB的实时更新啊,大家有没有什么好的方法?

1

主题

111

帖子

2970

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2970
6#
发表于 2014-12-23 13:47 | 只看该作者
你调入网表的方式是?勾选了那些项?截图来看看。

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
7#
 楼主| 发表于 2014-12-23 14:16 | 只看该作者
rock_li29 发表于 2014-12-23 13:47, S8 R* d. o: o. f3 s
你调入网表的方式是?勾选了那些项?截图来看看。
8 N) x& {, O: z6 H/ s
这是我导入时的选项
( v, [, |2 B6 k

QQ截图20141223142109.jpg (53.06 KB, 下载次数: 2)

QQ截图20141223142109.jpg

1

主题

111

帖子

2970

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2970
8#
发表于 2014-12-23 17:19 | 只看该作者
你勾上lgnore FIXED property试试。

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
9#
 楼主| 发表于 2014-12-23 19:20 | 只看该作者
rock_li29 发表于 2014-12-23 17:19
) N0 i5 B- i  _8 x* [0 H) h你勾上lgnore FIXED property试试。
) F0 k9 V. d7 P: V* l
也是出现同样的错误! }' N7 I2 [* q. s& h: g9 P

34

主题

870

帖子

5416

积分

五级会员(50)

Rank: 5

积分
5416
10#
发表于 2014-12-23 21:42 | 只看该作者
你删除元件后不要对原理图进行重新编号,要编号的话也是对PCB重新编号,再回注到原理图,这样才能达到你想要的效果

1

主题

111

帖子

2970

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2970
11#
发表于 2014-12-24 08:48 | 只看该作者
那可能是网表有问题,方便的话,把你的原理图和PCB传上来,帮你看一下。

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
12#
 楼主| 发表于 2014-12-24 09:26 | 只看该作者
wwddss_1976 发表于 2014-12-23 21:42
) U0 y! D! m5 p7 p5 Q) l你删除元件后不要对原理图进行重新编号,要编号的话也是对PCB重新编号,再回注到原理图,这样才能达到你想 ...

" n; R" ]. X2 P6 Q3 _哦,我试一下" X# X% Y  C0 E/ c& _. @% L: T

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
13#
 楼主| 发表于 2014-12-24 09:27 | 只看该作者
rock_li29 发表于 2014-12-24 08:488 x+ j; U) m, q( n) r+ V
那可能是网表有问题,方便的话,把你的原理图和PCB传上来,帮你看一下。

/ u: b3 n7 G/ V) y1 X7 m" r谢谢啊!麻烦你了" `$ ~6 u1 g' w( L4 Q5 y" n

DSP电路板.zip

658.63 KB, 下载次数: 3, 下载积分: 威望 -5

1

主题

111

帖子

2970

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2970
14#
发表于 2014-12-24 09:43 | 只看该作者
兄弟,导入网表没有任何问题。操作:是重新产生网表,再打开BRD重新导网表,没有提示错误。

dsp6713sys_1224.rar

285.61 KB, 下载次数: 4, 下载积分: 威望 -5

2

主题

18

帖子

313

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
313
15#
 楼主| 发表于 2014-12-24 09:57 | 只看该作者
本帖最后由 xiyuziju 于 2014-12-24 10:10 编辑 & f, Y* |: @( \5 C& K8 ^6 W
rock_li29 发表于 2014-12-24 09:43( F0 p3 [7 d; ?
兄弟,导入网表没有任何问题。操作:是重新产生网表,再打开BRD重新导网表,没有提示错误。

9 o$ k" n5 |& G8 _没有错误吗,你创建netlist和导入网表时设置的可以给我传下图片吗。我的版本是16.6,allegro用的是XL,capture CIS$ T/ ?1 o  e* l  c+ `% o6 o
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-11 23:18 , Processed in 0.066249 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表