|
|
于争 发表于 2014-4-12 09:19
$ ~) D5 k' a- O找主控芯片厂家要一下DDR接口封装内的等效线长或封装S参数，然后再分析！ Y: x# J5 M8 i5 n/ F' N
另：点对点互连，引脚上测到回勾 ...
于博士您好！
4 d: ]1 B" G2 y/ K+ K感谢您的回复！
: g6 \ n \' g
4 V k2 J+ O0 c9 k6 Z, N# D3 z我们这个信号确实是点对点的互连，回沟也没有影响到DDR3 的功能，只是在仿真时看不到回沟（相比实测有更大的过冲），die和pin上的波形差异也几乎没有，即使在修改了package寄生参数之后也显示不出差别。, I3 X/ e2 d" A2 [) a* w
: I& ]$ s3 `3 p. K9 Y, B之前我们在测另一个DDR2模块时曾经用仿真再现了die和pin上波形的差异（同样是dq和DQS的读信号），而这次在DDR3模块上却不行（DDR2的主控芯片是Xilinx的FPGA，DDR3的是安霸的视频处理芯片），所以想分析一下原因，提高仿真精度。. F: W2 Y6 j& d" B; _* Z9 i! V
! H$ u/ A- u/ I* p9 Z6 ?8 F
关于仿真的方法，主要就是使用SigXplorer提取PCB上的拓扑，添加主芯片和DDR芯片的IBIS模型（转换为dml），设定输出端数据码型，得到时域的波形，主要关注的是链路上的反射，没有考虑板上其它信号的串扰和电源完整性。现在我个人是想先排除芯片IBIS模型的因素，但是我不确定IBIS上除了寄生参数外还有那些参数会影响die和pin上的波形差异。
7 @# [' B, Z1 [* O$ j
) x# U0 v: [/ k9 K- p# ]/ h1 o: x我还是这方面的新人，可能会忽略掉一些常识性的问题，望不吝赐教！
, S6 I" Y6 }: R# j4 T ^: G, { |
|
/1 
发表于 2014-4-9 15:45
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2014-4-27 22:29
