|
目录0 L1 O& \$ s0 ?+ O% J0 E5 W
6 v1 `8 R2 G5 `1 a c) {第1篇 基础理论篇 1 \4 J+ ~# \* i
第1章 高速系统设计简介 2 $ ~% [- c8 Z4 f4 [, a
1.1 PCB设计技术回顾 2 / E6 A6 U6 R# C4 |
1.2 什么是“高速”系统设计 3 / c" H4 d& e/ L* F. y. o
1.3 如何应对高速系统设计 8 ( T# Y `) {" ?! j n
1.3.1 理论作为指导和基准 9
8 s [6 ~! P: e1.3.2 积累实践经验 11
- ?: V! I$ _6 T+ I& x8 [1.3.3 平衡时间与效率 11
3 ~3 R7 N0 g( W) H; a/ }0 [' d1.4 小结 12
% {: m( U+ ^) \9 J第2章 高速系统设计理论基础 14 & e2 _7 X: F9 S( z
2.1 微波电磁波简介 14
( P5 S2 j6 I I8 ]9 V4 l; z2.2 微波传输线 16
: m+ p2 h1 W' B% C- y$ j2.2.1 微波等效电路物理量 17
! R, d+ E% p X9 a) e2.2.2 微波传输线等效电路 17
' |' q5 H9 k0 l* k3 g, @2.3 电磁波传输和反射 21
) q5 Y4 [: n) ?( T2.4 微波传输介质 24
( p9 G" S0 _ ]3 o. ]# J2.4.1 微带线(Microstrip Line) 25
7 J5 S7 \. J, F; D2.4.2 微带线的损耗 26
4 }9 a! w3 P6 \, \. k8 n4 c2.4.3 带状线(Strip Line) 28 # t/ h- T+ s5 E
2.4.4 同轴线(Coaxial Line) 29 # l6 J4 C9 u. @; q$ n( V
2.4.5 双绞线(Twist Line) 30 & A# [" [1 h" S! E) U1 F
2.4.6 差分传输线 30 3 {/ X" W& L3 |8 q/ d
2.4.7 差分阻抗 33 3 r3 w ?# J- P& b# L# Y9 J3 U* }0 V
2.5 “阻抗”的困惑 33
9 ?3 G/ c5 a+ c4 C8 _4 ~; c5 ~( @2.5.1 阻抗的定义 34
~& S) @7 e. e5 ?2.5.2 为什么要考虑阻抗 35 1 h6 b; d4 E T% I
2.5.3 传输线的结构和阻抗 35 $ N K/ i/ d! G3 o0 y
2.5.4 瞬时阻抗和特征阻抗 36 4 F9 c: s. P! Q+ e7 o! @& [& g
2.5.5 特征阻抗和信号完整性 37
0 N9 ~( ~- v7 j7 `" S3 ^2.5.6 为什么是50Ω 37 6 M5 O" @+ T" [7 b
2.6 阻抗的测量 38 / Q" g% S- X0 b$ Q, I$ M( j
2.7 “阻抗”的困惑之答案 40
5 o G/ X1 r) x& q- d/ V9 j `0 C2.8 趋肤效应 41
! A2 O4 E, a6 t. v7 _' F( o2.9 传输线损耗 42 ' r0 _6 ]: ^, L
2.10 小结 44
# U5 X+ R3 _; ~5 U8 }第3章 信号/电源完整性 45
( X) X4 f5 O1 D( k' g; Y1 ?3.1 什么是信号/电源完整性 45
; ]! M8 }- R: t T2 j7 @* B3.2 信号完整性问题分类 47
3 ^; `& K. R* g7 E% {3.3 高频信号传输的要素 49
4 G b# p: G; |' u3.4 反射的产生和预防 50
p' `+ ^4 x$ m- m3.4.1 反射的产生 51 , B" E$ u4 a5 R5 s0 N2 @5 N
3.4.2 反射的消除和预防 55 # ?8 u. j1 o! V0 W
3.5 串扰的产生和预防 67
- J! ?9 v( E; [* H0 l3.5.1 串扰的产生 67 0 e9 |1 f4 O9 {9 b' }. b7 `
3.5.2 串扰的预防与消除 71 + F' O6 a6 o+ `) Y3 C8 A
3.6 电源完整性分析 73 " L+ ? L& Z# u) U4 ?
3.6.1 电源系统设计目标 74 o! V# F0 e; E2 R. i4 H( j2 h
3.6.2 电源系统设计方法 76 8 p+ Z7 y7 z4 S) Z% O4 T
3.6.3 电容的理解 78
, D% D# h2 @/ ]& E2 r3.6.4 电源系统分析方法 81
" R' ] h& `! {2 T. x3.6.5 电源建模和仿真算法 82 0 D7 N* a* V t: ]* }
3.6.6 SSN分析和应用 84 # t) q: I- O4 P% M( s6 ^
3.7 电磁兼容性EMC和电磁干扰EMI 88 . ?* d2 K% v6 U# }/ `" r. f
3.7.1 EMC/EMI 和信号完整性的关系 89 5 \/ I* W/ h% {" _
3.7.2 产生EMC/EMI问题的根源 90
f0 w; s( @# m4 \: {+ a3.8 正确认识回流路径(参考平面) 92
& L O1 M( n7 R, g6 n3.8.1 什么是高频信号的回流路径 92
* i$ x+ A& |, H- s8 e3.8.2 回流路径的选择 93
1 L* n7 P/ q5 a( R2 F9 L) {3.8.3 回流路径的连续一致性 96
% ~" O5 `( c& B4 f2 B7 W& `3.9 影响信号完整性的其他因素 97 - n0 q/ H' ]! ]
3.10 小结 97 1 W$ f4 q: z) d! x- \
第2篇 软件操作篇 3 |- @$ P& l( O
第4章 Mentor高速系统设计工具 100
1 \% R9 c# o, b( } ]9 n( N2 b4.1 Mentor高速系统设计流程 101
) Y% }+ `: Y x5 X" T" A- k4.2 约束编辑系统(Constrain Editor System) 105
' @7 a; [+ x D( o4.3 信号/电源完整性分析工具:HyperLynx 109
* V5 C3 V, a* u/ g7 J4.3.1 HyperLynx的工具架构 109 2 b4 M8 c% b, S' l! X
4.3.2 HyperLynx的通用性 113
0 o$ J! ~ Q0 U4.3.3 HyperLynx的易用性 113 " d" n [" {! I
4.3.4 HyperLynx的实用性 117 6 p, u; X6 H( e* q0 e- k4 r
4.3.5 Mentor高速仿真技术的发展趋势 121
- G7 A( I' k# d* L r4.4 前仿和后仿 122 9 |+ C H. ^6 i4 ]$ t
4.5 HyperLynx -LineSim使用简介 124 9 V6 d- y9 S* k( R
4.5.1 分析前准备工作 125
# @. S* H9 O! T# d; }" T$ k; s4.5.2 建立信号网络 127 ! \- r$ w: \: `$ Q
4.5.3 设置仿真条件 128 , ~3 n' F& Z0 S0 O' M4 o
4.5.4 仿真结果和约束设置 131
' }/ a F7 v: H; w4.6 HyperLynx-BoardSim使用简介 132 3 r7 X/ Z H' T( ~- a- C, |5 y x0 F
4.6.1 设计文件的导入 132 ( T" H/ ]/ T, u/ N" k8 u
4.6.2 设置仿真条件 133
& @7 W h+ n6 }7 l+ J: Z' M9 q4.6.3 关键网络分析 135 . L! k( i! I; Z& w
4.6.4 多板联合仿真 137 9 B/ o, F% u/ g5 u, R
4.7 HyperLynx -3DEM简介 139 : K2 h. ]. ^/ u. I" F% T3 y, L
4.8 小结 141
. G6 X6 u2 ?) a( n第5章 高速系统仿真分析和设计方法 142 $ J" o& _" L$ b$ Q. ^
5.1 高速电路设计流程的实施条件分析 142
2 G2 ?$ E8 Q1 y" ?. A( u5.2 IBIS模型 144 + E+ ?& y& ]" D, b
5.2.1 IBIS模型介绍 144 4 @& @0 ~! A1 p, P) @5 t3 B4 G
5.2.2 IBIS模型的生成和来源 146
: S$ a5 V# n& T) Y; u+ t$ k5.2.3 IBIS模型的常见错误及检查方法 152 3 {, m/ B" {" b
5.2.4 IBIS文件介绍 155 ; k6 }. p, P. k4 ]# |" |7 ?" D. a0 }* j
5.2.5 如何获得IBIS模型 159
2 t! i7 U7 k$ }7 w( r' j5.2.6 在HyperLynx中使用IBIS模型 160
: t/ N+ R4 X5 r e8 f: l5.2.7 在Cadence流程中使用IBIS模型 162 # f! O. E' O+ J
5.2.8 DML模型简介 163 8 V9 s9 S* p' _' ~% k
5.3 仿真分析条件设置 167 2 N4 ]/ Q7 k3 K& ]' ^; [
5.3.1 Stackup――叠层设置 168 1 c! L O) s1 o- H- Y
5.3.2 DC Nets――直流电压设置 168
3 d# ~0 h' o. ~0 z7 S7 C5.3.3 器件类型和管脚属性设置 169
! b# G9 i7 h ^: [, P5.3.4 SI Models――为器件指定模型 171
: J. H4 k0 w1 s( f5.4 系统设计和(预)布局 173
3 p3 u6 A8 R+ h. w5.5 使用HyperLynx进行仿真分析 176 ! V4 z! q$ a# r
5.5.1 拓扑结构抽取 176
7 s5 C: a1 M# t/ P5.5.2 在HyperLynx中进行仿真 177 # Z. ] R$ X: Z) ] r: i6 `1 @
5.6 约束规则生成 183 7 l0 g* Q) B3 i* z* L& k% D+ J/ H7 N
5.6.1 简单约束设计――Length/ Delay 183 + ^; e2 [' G' A0 W% q
5.6.2 差分布线约束――Diff Pair 184 - K& C- p9 G/ H$ i
5.6.3 网络拓扑约束――Net Scheduling 185
; ~* w! z! o8 A6 k5.7 约束规则的应用 187 - l$ R7 q9 j; e9 e
5.7.1 层次化约束关系 187 # y2 R6 [& A' {& ^' M. T# {
5.7.2 约束规则的映射 189
0 l' o1 E' |. N" n B$ s5.7.3 CES约束管理系统的使用 190
( j$ [# g9 q8 C5.8 布线后的仿真分析和验证 191
9 _4 _3 G% |0 v5.8.1 布线后仿真的必要性 191
$ s" d% L2 t7 v% c4 s$ H$ G5.8.2 布线后仿真流程 192 3 X; b9 u y1 p9 ^. G
5.9 电源完整性设计方法和流程 194
4 _9 h" l8 C. o* t5 ]2 E8 K0 G {5.9.1 确定电源系统的目标阻抗 196
8 \# G2 e3 K- x% d" s8 Z5.9.2 DC Drop――直流压降分析 197
4 q# m( z. ?1 ~! F3 J* ^4 d5.9.3 电源平面谐振点分析 199
' M; ^" @% b( e q* V& P9 u5.9.4 VRM去耦作用分析 202 - b6 \: f$ Y1 E/ a0 @# m
5.9.5 去耦电容的集总式交流特性分析 204 N7 n' k+ Y% K# X
5.9.6 去耦电容的分布式交流特性分析 206 " T- M L1 G9 c; F4 t& m( g f5 c& u; A
5.9.7 电源噪声特性分析 207 & ~; j2 z1 \0 X2 W+ E0 ~
5.9.8 电源平面模型抽取 209
7 G2 i8 J4 g( x/ \! I$ y5.9.9 HyperLynx-PI电源系统设计流程总结 210
K7 ?1 T& l6 E8 X7 [$ m5.9.10 创建VRM模型 211 & |0 s& `2 H4 e9 c. B! A( _3 J! E, y
5.9.11 电容的布局和布线 213
; [( f: z& b. g- y0 Q3 h7 U5.9.12 合理认识电容的有效去耦半径 215
& d! M* p, W( ?( R- [& D$ d5.10 小结 217 $ M/ O2 u2 z# p# j9 U
第3篇 DDR系统仿真及案例实践篇
5 v* u3 h2 s# o2 X" d6 Y2 |第6章 DDRx系统设计与仿真分析 220 ; ^' R% w, |6 e
6.1 DDR系统概述 220 : ] j! y/ d2 a k, c& t! p
6.2 DDR规范解读 222 - ~; P Y2 P3 d2 ^4 E
6.2.1 DDR规范的DC和AC特性 223 % I5 w; n, i0 ~' _1 g1 e
6.2.2 DDR规范的时序要求 225 9 E& v+ D& @/ m: {
6.2.3 DDR芯片的电气特性和时序要求 226 : g( |0 O2 c, n6 C; N3 q0 c, ?. N* m
6.2.4 DDR控制器的电气特性和时序要求 229 2 A% e/ j f+ f5 S: t) J+ G* O
6.2.5 DDR刷新和预充电 230 , i) T- R/ J4 b' l1 |; U3 b, U
6.3 DDRx总线技术发展 233
3 W/ A# w5 v/ K8 c3 D5 V6.3.1 DDRx信号斜率修正 233 9 w7 \0 s8 f4 t B+ A
6.3.2 DDRx ODT的配置 236 4 K/ R8 u9 h) I% F8 K1 n
6.3.3 从DDR2到DDR3 237
1 `6 Y7 _$ M0 v6.3.4 DDR3的WriteLeveling 238 0 U; P; W4 s0 u6 M1 Z1 Z
6.3.5 DDR2及DDR3的协议变化 239
: R! h5 B. I# p7 l9 w% U6.4 DDRx系统仿真分析方法 240
0 }2 U/ ~9 X& }' @3 [6.4.1 在HyperLynx中仿真DDRx 系统 240 0 f" ~$ h0 e# a
6.4.2 仿真结果的分析和解读 253 / \ ?2 }: @9 G, h' G
6.5 LPDDRx简介 254
6 H6 O" S6 v# H& N* w( T2 D( L第4篇 高速串行技术篇 # X. z; O- y9 v6 S- H! @* s, Z# t; C; G
第7章 高速串行差分信号设计及仿真分析 258
/ n' S1 |0 s2 F( A1 z; g9 F/ w7.1 高速串行信号简介 259
. r; `( e U0 ^1 F! Q, T, P7.1.1 数字信号总线时序分析 259
* t: E$ H9 ^1 c6 U' Y% Q1 \% G4 S7.1.2 高速串行总线 262
3 T$ D) S" F4 s! l) ?3 K# t7.1.3 Serdes的电路结构 264
1 Q, Q0 h$ ~" d$ `# z! a7.1.4 Serdes的应用 265
, `* a) W3 S9 ^5 W* N! y7.2 高速串行信号设计 266 & x A2 D1 `+ T: S
7.2.1 有损传输线和信号(预)加重 267
. x0 a. l) Q/ s7 P# j3 m; e( g' M7.2.2 表面粗糙度对传输线损耗的影响 270 ( A6 W5 L- k# c( ]7 c" j
7.2.3 高频差分信号的布线和匹配设计 271
; W- Z8 t- ~ i7.2.4 过孔的Stub效应 273
3 U. f+ `. \; J% ^: O7.2.5 连接器信号分布 275
- o0 h% @$ g4 g0 |' a7.2.6 加重和均衡 276
2 B( k7 ?% k- G# S7.2.7 码间干扰ISI和判决反馈均衡器DFE 278
9 |, c* Q6 \1 P7 r7.2.8 AC耦合电容 281 0 d7 R8 N R. Z. ^- \& F+ s
7.2.9 回流路径的连续性 285 9 H/ l& x3 C9 v
7.2.10 高速差分线的布线模式和串扰 286
5 @2 Q8 j7 m! ~7.2.11 紧耦合和松耦合 287 " l! s* }. S% C, J& N4 A# N$ `
7.3 高速串行信号仿真分析 289 2 l: h$ l# Y9 Q }* _
7.3.1 系统级仿真 289 3 Y+ H' S# A* ~3 Z. p+ t" ?
7.3.2 S参数(Scattering parameters) 291
$ `+ k) l' d4 t5 O; B& F% T! K7.3.3 互连设计和S参数分析 294 9 _0 Y; @8 J. D4 M+ R3 \
7.3.4 检验S参数质量 300 ! `- f7 A& |. e, @ P
7.3.5 S参数的使用 305
* j- U1 I' H# k! ^# \1 J% W7.3.6 高速差分串行信号的仿真需求 306 2 z- A. G$ n* u5 P" v( L0 A
7.3.7 IBIS-AMI模型介绍 308
2 Y# z+ _3 f0 T: s) }, F1 n9 g7 s7.3.8 HyperLynx AMI Wizard通道仿真分析 310
) [3 D" T0 @+ e7.3.9 6Gbps,12Gbps!然后 313 7 k+ E0 E1 V6 R$ ~% U
7.4 抖动(Jitter) 314 ' L5 S2 {% \: b: ? y. B
7.4.1 认识抖动(Jitter) 315
0 Z& B7 K- X8 w5 Q7.4.2 实时抖动分析 316
0 Z1 e+ j' ]5 c7.4.3 抖动各分量的典型特征 318 # I% r$ b# d0 b( }& ?- E6 k
第5篇 结束与思考篇
- }( D o0 ~* w+ [第8章 实战后的思考 324
- }+ A5 Z$ P- C3 T术语和缩略词 329
1 n/ e: x1 Z8 I. E5 A' D 1 Z. k* m/ @0 s
|
|