DDR3布线问题

molin · 发表于 2013-12-10 15:23

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

大神们，好！！

请教DDR3布线问题：
1.地址线不知怎样来走好，看了好多资料说地址线参考地和电源，我原想参考电源平面，从BGA出线到T点全部走第3层线，但T点到两端就无法走线了，不知参考那层好？如果在不改变层叠的情况下，地址如何来走？

2.二边的数据线现在这样出线和走法，这样可以不，感觉空间很紧，调等长会不会无法调！也看看，给个建议？？

非常感谢！！！

这是PCB文件，16.6版本的！！！

ddr3.zip (417.45 KB, 下载次数: 242)

這侽孓譙悴丶 · 发表于 2013-12-10 17:14

数据线要求比较严格，数据线同组同层，保持两倍线宽间距，你那样布局数据线可以全部用一层完成，优先参考地；地址线要求没那么严格，在空间有限的情况下可以按1：1的间距走，但有空间最好按1：2的间距，能够同层最好不过了，但T接是很难做到同层的，可以不同层。

molin · 发表于 2013-12-10 18:30

谢谢二位的解答，数据线同组同层是不是指每8条为一组。
                        目前数据线全部用第三层走，线间距是不够，这点以确定。
                     地址线目前从BGA走一层，空间不大，要走到那层比较好？
                     还有一些控制线，是和地址线走一起吗？

天启者 · 发表于 2013-12-12 09:22

molin 发表于 2013-12-11 19:02" }' |$ d; {2 Z) F0 Z) d7 q. H5 [
大神，数据线用3 4层走线，参考层不是变了吗，2层是GND ，5层是VCC，这样也可以？
. B0 [0 W0 x* O8 r( ]% D而地址线用走top和BO ...

你的板子分层有点怪，数据线应该走内层，同组同层（11根），最好是参考GNG层。但是你的只能两组数据线做到。所以我认为两组走3层，两组走4层。据我所知：地址线参考power层，但是时钟线又是要求参考GND层，所以地址线是很纠结的线，具体看你要求。

tanyaofeng · 发表于 2013-12-10 15:37

本帖最后由 tanyaofeng 于 2013-12-10 15:42 编辑

看看

zcl2012 · 发表于 2013-12-10 15:45

为何不用flyby

molin · 发表于 2013-12-10 15:52

zcl2012 发表于 2013-12-10 15:45/ ~' X4 a! z4 c6 t _
为何不用flyby

FLYBY不会用，也没用过，还有就是从省空间方面考虑！！谢谢

天启者 · 发表于 2013-12-10 16:27

个人建议：数据线同组用同层（内层），数据线用3/4层走线，一个DDR分别都用3/4层走线，这样不用考虑组间间距，目测你的距离太近。地址线要求不严格，建议上下两个DDR的注意fanout，用3/4层线连接，T点到BGA建议用TOP跟bottom面走线。建议完毕

molin · 发表于 2013-12-10 16:46

天启者发表于 2013-12-10 16:27
4 h- i3 _' E' r* v2 N: F& [" W6 x; m个人建议：数据线同组用同层（内层），数据线用3/4层走线，一个DDR分别都用3/4层走线，这样不用考虑组间 ...

谢谢解答！有问题：
数据线现在全部用3层走线。你说的地址线上下两个DDR的注意fanout，是出线不对，还是什么意思。T点到BGA用TOP跟bottom面走线，这样参考平面不一样，T点到DRAM二端用4层直线，这样可以吗

天启者 · 发表于 2013-12-10 17:17

molin 发表于 2013-12-10 16:46
( |3 T; }2 g3 j9 C4 g' O谢谢解答！有问题：- N# u5 w9 u: f) ~) A
数据线现在全部用3层走线。你说的地址线上下两个DDR的注意fanout，是出线不对，还是 ...

据我以前经验：你的数据线全部用第三层走，目测是无法满足组内跟组间的线间距。至于上下地址线的DDR的注意fanout意思是方便你出线连线，地址线要求不严格，参考层不同也关系不大。

molin · 发表于 2013-12-11 19:02

天启者发表于 2013-12-10 17:176 a- R9 O8 g9 U- b% t9 ]* t1 m
据我以前经验：你的数据线全部用第三层走，目测是无法满足组内跟组间的线间距。至于上下地址线的DDR的注 ...

大神，数据线用3 4层走线，参考层不是变了吗，2层是GND ，5层是VCC，这样也可以？
而地址线用走top和BOTOOM参考层也是一样？？

newcomsky · 发表于 2013-12-13 17:45

兄弟用菊花连走，不要t形

molin · 发表于 2013-12-13 18:08

newcomsky 发表于 2013-12-13 17:45
, I; F7 d6 r4 x9 K! U. z* m兄弟用菊花连走，不要t形

大哥，菊花连怎么走，无从下手啊，求教程啊！！！

余波和尚 · 发表于 2013-12-15 21:47

走菊花链的话得确定你的DDR3有读写平衡的，如果不支持读写平衡走菊花链也没用。问问硬件支持吗，如果支持的话可以走菊花链也就是flyby。如果不行的话按照上面的建议走T点。再不会的话可以联系我，加我Q，392575977.

余波和尚 · 发表于 2013-12-15 21:49

另外你的fanout有问题啊，还有孔打的也有问题，才4片的DDR不至于没有空间的。

		自动登录	找回密码
密码			注册

DDR3布线问题

EDA365欢迎您！

推荐内容 /1