DDR3時鐘匹配

klend · 发表于 2014-1-9 14:02

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

請問大家，DDR3的差分時鐘的匹配是怎樣的，看過不同的電路路，各有各的說法。

isaac2429 · 发表于 2014-1-9 15:12

有很多种。其实说白了就是源端匹配，末端端接。

isaac2429 · 发表于 2014-1-9 15:16

看情况而定的。
源端匹配有：
单根并联22ohms左右的电阻。这样会拉低信号幅值但是可以减少反射。
两线间并联100ohms电阻。这样会拉低信号幅值但是可以减少反射。
并联容抗为100ohms的电容。不拉低幅值，稍微减缓上升时间，减少反射。
末端匹配有：
T型匹配，pai型匹配，还有图中这种T型的变种。很多。
最简单的就是两线之间并联100ohms电阻或者单根50ohms电阻上啦到VTT。

根据驱动器的驱动能力仿真得到的结果比较靠谱。