DDR2同组信号线需要在同一层走线吗？

czx08 · 发表于 2014-3-31 15:43

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

比如，D[0:7]这8根线应该在同一层吗？谢谢！

tanyaofeng · 发表于 2014-4-1 09:39

综上所诉，总结一下，低频率DDR不同层也可，不过尽量做到同层同长，越高频率就越严格。

dck · 发表于 2014-3-31 19:25

czx08 发表于 2014-3-31 16:41! j3 B" L& E- ~* }- u6 @
非常感谢！4 r" k" r$ t( X
现在资料太多了，不知道以哪个为准

最好，同一层，同一层意味着过孔数量一样。过孔的电容效应，对信号的完整性有一定的影响。

不同一层也可以。平板上DDR3的数据线打两个过孔，DDR3 时钟可以稳定跑456MHz。这就是说数据线频率最高可达2*456MHz。

way · 发表于 2014-3-31 16:26

在不在同一层没关系，做到等长就好了．

czx08 · 发表于 2014-3-31 16:41

way 发表于 2014-3-31 16:26* g, f( a. [/ r+ t
在不在同一层没关系，做到等长就好了．

非常感谢！
现在资料太多了，不知道以哪个为准

jimmy · 发表于 2014-4-1 09:31

必须同层。

czx08 · 发表于 2014-4-1 10:45

tanyaofeng 发表于 2014-4-1 09:39
; C) x3 f ~$ b, Y1 {+ U8 O3 e综上所诉，总结一下，低频率DDR不同层也可，不过尽量做到同层同长，越高频率就越严格。

谢谢各位！
对于DDR2，多少算低频呢？

lhppa · 发表于 2014-4-3 09:07

阻抗也很重要，比在同一层走线都重要

75484702 · 发表于 2014-4-4 08:11

问几个人就有几种不同的回答大家回答的都是自己做过的项目的经验不能抄的还是要根据自己的CPU和DDR的实际设计情况

TanAiHeong · 发表于 2014-4-11 17:46

way 发表于 2014-3-31 16:26
+ z( z9 a; E: R* C在不在同一层没关系，做到等长就好了．

Personally i have different opinion on this. Most of the designers thought reduce skew rate is the only major concern on the DDR2,3,4 rounting. This isn't 100% correct. This is because skew rate will be affected when SSO happen. And, if you didn't route at same layer(same reference plane), the coupling noise will be different. Consequently, you will have significant skew rate even you route in same length for those DQ0-7. Thus, it is important to bear in mind that same length doesn't 100% lead to 0 or mininum skew rate. Just my 2 cents from SI and PI point of view.

		自动登录	找回密码
密码			注册

DDR2同组信号线需要在同一层走线吗？

EDA365欢迎您！

评分

推荐内容 /1