10G数字信号是否可以用通孔实现？？

hhawwl · 发表于 2015-8-11 21:50

您需要登录才可以下载或查看，没有帐号？注册

x

10G数字信号是否可以用通孔实现？这中间需不需要考虑过孔de阻抗变化,还是只能仿真慢慢改进？？

cousins · 发表于 2015-8-12 08:32

3Gbps以上就要考虑了，特别是反焊盘和stub的感容性影响。

菩提老树 · 发表于 2015-8-12 11:57

可以用通孔实现，对于via阻抗的控制cousins 版主已经说啦，需要考虑。最好通过仿真来改进，免得浪费时间和金钱

hhawwl · 发表于 2015-8-12 17:04

cousins 发表于 2015-8-12 08:32
& b: N6 Z( ~# r3Gbps以上就要考虑了，特别是反焊盘和stub的感容性影响。

谢谢版主！我自己在做这方面的学习！上次做过一个板子，设计要求10G的，最后只能稳定到5G，无误码！在10G，误码率蛮高，不能用!这次要改版，正在考虑，形成误码率高的因素！

hhawwl · 发表于 2015-8-12 17:07

菩提老树发表于 2015-8-12 11:57; V3 Y6 b9 h j/ L+ ^# C
可以用通孔实现，对于via阻抗的控制cousins 版主已经说啦，需要考虑。最好通过仿真来改进，免得浪费时间和 ...

谢谢！但是，主FPGA供应商不能提供模型！所以仿真挺困难的！请问您，‘对于via阻抗的控制cousins 版主已经说啦’，这个在哪里？？我怎么没找到呢？？谢谢！

cousins · 发表于 2015-8-12 17:26

没有模型就做TDR仿真，控制好过孔处的感性和容性变化。
不过xilinx和altera应该都是有模型的吧

菩提老树 · 发表于 2015-8-12 20:48

hhawwl 发表于 2015-8-12 17:071 r9 c7 \3 r! ~ I$ i
谢谢！但是，主FPGA供应商不能提供模型！所以仿真挺困难的！请问您，‘对于via阻抗的控制cousins 版主已 ...

via阻抗要控制好。对于误码率高的原因很多，几乎所有的问题都有可能造成误码率的升高

hhawwl · 发表于 2015-8-13 17:25

cousins 发表于 2015-8-12 17:26 \4 {. t$ ]! a
没有模型就做TDR仿真，控制好过孔处的感性和容性变化。
- `* v; w, Y- }& D不过xilinx和altera应该都是有模型的吧

谢谢!上次确实过孔没控制好！还有一个主要因素，板厚！这个主芯片，还没上市！！所以不提供模型！

qingdalj · 发表于 2015-8-13 17:32

过孔的阻抗可以用仿真去优化，但是也要考虑板厂的生产工艺，板子出问题不一定就是设计的问题

Coziness_yang · 发表于 2015-8-15 18:51

对于10G信号来说，阻抗控制很重要，但是想不仿真也可以，常规的打孔，记得背钻，信号线走带状线，过孔的地方做成差分过孔，旁边记得打地孔。有了这些措施，10G信号应该问题不大。还有一点记得线长尽量短。

Coziness_yang · 发表于 2015-8-15 18:53

仿真阻抗其实意义不是很大，如果真觉得不放心，可以在做完板子后用TDR测量一下过孔阻抗，如果阻抗能设计在85Ω左右，应该是很好的。

		自动登录	找回密码
密码			注册

[仿真讨论] 10G数字信号是否可以用通孔实现？？