找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1950|回复: 7
打印 上一主题 下一主题

[仿真讨论] 为什么CPCI信号阻抗要控制在65欧?

[复制链接]

5

主题

7

帖子

-8904

积分

未知游客(0)

积分
-8904
跳转到指定楼层
1#
发表于 2011-8-27 15:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PCI的信号线要求是50欧吧,为什么CPCI板卡和背板信号线阻抗需要控制在65欧?
( V9 }: y9 d& B- c, F5 w; H8 Q9 @
CPCI连接器的阻抗是55欧吧,加上板卡上的10欧匹配电阻配成65欧。
9 I5 V1 k- H, J( G& E: r
/ u( E$ {; i, K+ E1 Y& k6 H4 h+ K. ^如果信号线都做55欧,不要匹配电阻,是什么效果?
7 M, [8 }" `. T9 j0 d
% F8 {! a- J: f- u- }$ s/ V另外为什么CLK和REQ、GNT信号上不加匹配电阻?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

49

主题

424

帖子

4850

积分

五级会员(50)

Rank: 5

积分
4850
2#
发表于 2011-11-4 10:32 | 只看该作者
期待解答中......

2

主题

48

帖子

171

积分

二级会员(20)

Rank: 2Rank: 2

积分
171
3#
发表于 2011-11-4 17:51 | 只看该作者
这个问题好像听某个牛人说过~~大概意思是说控制传输线的特性阻抗为50欧姆,或者75欧姆,就像你提到的65欧姆没有特别的原因。只要是在50欧姆~100欧姆之内任意值都可以。9 ?- H  T8 X: E( d% F$ o* S

' p, F: V4 }& k, c8 l至于他们制定为65欧姆主要是方面他们自己的芯片制造方面(工艺等)的原因~~

0

主题

16

帖子

-8986

积分

未知游客(0)

积分
-8986
4#
发表于 2011-11-22 22:43 | 只看该作者
和芯片的输出阻抗有关!阻抗太低且重负载或则拓扑太烂时,PCI信号的入射波和一次反射波的叠加波形无法满足时序要求!

0

主题

16

帖子

-8986

积分

未知游客(0)

积分
-8986
5#
发表于 2011-11-22 22:46 | 只看该作者
PCI规范要求的就是65ohm的阻抗,另外匹配电阻一般不用加,正常的PCI芯片可以承受7V的过冲,除非你用的是FPGA。

0

主题

16

帖子

-8986

积分

未知游客(0)

积分
-8986
6#
发表于 2011-11-22 22:50 | 只看该作者
10ohm的电阻可以看做是匹配,但更大的作用是通过这个衰减电阻来降低总线的Q值,因为菊花链的信号一般都容易振荡。

0

主题

31

帖子

162

积分

二级会员(20)

Rank: 2Rank: 2

积分
162
7#
发表于 2014-3-15 15:52 | 只看该作者
楼主有没有背板的原理图参考下?

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
8#
发表于 2014-3-22 10:13 | 只看该作者
跟芯片的驱动能力有关,合适的才是最好的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 12:57 , Processed in 0.059949 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表