|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB设计技巧常见问题分析（1）1、4 J9 q5 C' u2 e! m1 z0 @1 r
如何选择PCB板材？
; u6 b0 i. t Y! P) E选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。 # C3 M: \1 U1 I+ }* h
?
% H+ I2 b0 b+ _, E9 c2、如何避免高频干扰？
8 w/ [0 l" P; S: h) X
. _, S2 N% E A3 d3 _避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰 (Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
& y7 w" J7 P. z4 P
/ b! A. P& e1 q# S5 p- X' N3、在高速设计中，如何解决信号的完整性问题？ " ^0 r, X* T3 r( P b% t
' r; x6 h5 c; w( m: s. o: @
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗 (output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
5 b. l+ r! X* s/ G# ]! q8 a y6 w) J# W2 L* ^% L2 t* u
4、差分布线方式是如何实现的？ ) J+ e4 R5 a; Y! h
" N+ Q5 }% J: y4 F8 B7 O% S, ]差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距 由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走 在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side实现的方式较多。 ?
6 s$ }8 s# J4 b8 {. |
0 ~- Y3 g( |2 v$ G5、对于只有一个输出端的时钟信号线，如何实现差分布线？
" D, f9 \- J/ b# \+ ?
9 g+ t, v$ d& a要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用差分布线的。?( m# g5 e4 I& k2 @ n0 Z) [
5 J: W o5 J& C4 A. \
6、接收端差分线对之间可否加一匹配电阻？% J4 k) z0 a" }' I/ v' ?
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。 7 ^( w$ G8 i5 f; J0 s; @- j; `
2 v6 b* S9 l1 ?
本文出自：PCB抄板资料站 |
|
/1 
发表于 2008-8-25 17:36
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
