找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1289|回复: 22
打印 上一主题 下一主题

请教个FPGA和其他芯片对接的问题

[复制链接]

28

主题

138

帖子

1355

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1355
跳转到指定楼层
1#
发表于 2013-12-31 08:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
现在有一款视频解码芯片要接到FPGA上去,这个POWDN管脚是怎么接到FPGA上去呢?是直接接线上去?还是要接个电阻什么的???求大神开导!

NM8RE7G5UJ1YW}LCV3T_ALB.jpg (78.12 KB, 下载次数: 0)

NM8RE7G5UJ1YW}LCV3T_ALB.jpg
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

10

主题

838

帖子

4907

积分

五级会员(50)

Rank: 5

积分
4907
推荐
发表于 2014-1-9 12:38 来自手机 | 只看该作者
helloyoung2008 发表于 2014-1-8 22:56
$ }- M$ p: V: D- u% G1 C% L给你正解:  }  Q8 w. C* O- ?! u  N
1. 需要确认两边电平是否匹配,如果相同电同,直接连上去。# z2 _! [9 x7 Y( Z6 w
2. 需要确认视频解码芯片PWRDOWN ...

( l. A9 t0 |2 d/ {赞同,板级设计的高手!

28

主题

138

帖子

1355

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1355
推荐
 楼主| 发表于 2014-1-1 13:48 | 只看该作者
bluskly 发表于 2013-12-31 14:50
; N" U3 T$ L- R5 o4 v" G这个PIN是低电平有效的,你得看一下你FPGA上电以后IO口是什么电平?你FPGA起来以后,要不要把这个芯片关掉 ...

8 k* z) D, h/ _" ^8 ^' h是这样子的,FPGA要接2块解码芯片,一块是DVI解码,一块是PAL解码。而实际工作的时候只有一路视频输入。所以,当只有DVI视频输入的时候,为了节省功耗,利用FPGA控制把PAL解码芯片POWERDOWN掉,也就是把ADV7180关掉。现在设计是这样子的,启动的时候把2块解码芯片都开启,然后根据视频输入情况再决定是否关掉。 FPGA和解码芯片的电平标准都是3.3V.这样的话,是不是可以直接把pwrdwn管脚接到FPGA上,而不需要接上拉电阻呢?另外问下确定FPGA BANK的电平标准是不是看接到FPGA上的芯片中DVDDIO的电压值?期待您的回复!

点评

每个bank都有他的IO电源的,很多FPGA都可以设置不同bank的IO电压不同。不过你这个是做输出嘛,这个就好办了。只要能够起到开关作用就行了,关键是你的逻辑考虑对。  发表于 2014-1-1 15:26

10

主题

838

帖子

4907

积分

五级会员(50)

Rank: 5

积分
4907
推荐
发表于 2014-1-2 07:02 | 只看该作者
ych634227759 发表于 2014-1-1 00:482 x% I+ R6 O: s, Y, I! a" s* m0 s
是这样子的,FPGA要接2块解码芯片,一块是DVI解码,一块是PAL解码。而实际工作的时候只有一路视频输入。 ...
# S, V0 L: j  L: t* K' q  f, s
你第一次做板级设计吧,是否有些紧张?
1 V  J6 ^" e- h% S# @" N1. FPGA可以直接接AD1780, 不过我一般加个0-50欧姆的电阻,主要是防止以后软件要修改,至少可以飞线;不需要上拉,不过如果刚启动的时候需要关闭,应该做下拉。2 B: [& \6 N* e4 X9 I
2. FPGA的IO是有DVDDIO电压决定,不过不同的bank可以配置不同的电压,你需要看清楚是否是所在的bank。如果所有的IO电源都接3.3v,那就不用看了。6 b( Z! x% x! J; o* k
等你板子做出来,调试过一次,就不用怕了。

17

主题

93

帖子

378

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
378
2#
发表于 2013-12-31 09:18 | 只看该作者
接个上拉或者是下拉吧,具体的要根据这个引脚的要求了。上传个芯片手册看一下呗

点评

支持!: 5.0
支持!: 5
好的,谢谢您的回复!  发表于 2013-12-31 09:21

28

主题

138

帖子

1355

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1355
3#
 楼主| 发表于 2013-12-31 09:22 | 只看该作者
这是手册!!

ADV7180.pdf

2.06 MB, 下载次数: 38, 下载积分: 威望 -5

10

主题

838

帖子

4907

积分

五级会员(50)

Rank: 5

积分
4907
4#
发表于 2013-12-31 10:37 来自手机 | 只看该作者
如果你想开机后让fpga初始化7180,就接个100k的下拉。

20

主题

163

帖子

2266

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2266
5#
发表于 2013-12-31 11:43 | 只看该作者
如果系统参考电平不一样,可以加个光耦隔离为好。: v3 C" f/ i' A7 K! I

50

主题

935

帖子

3903

积分

五级会员(50)

Rank: 5

积分
3903
6#
发表于 2013-12-31 14:50 | 只看该作者
这个PIN是低电平有效的,你得看一下你FPGA上电以后IO口是什么电平?你FPGA起来以后,要不要把这个芯片关掉。你得根据你得设计需求来设计电路。建议采用三极管来控制。逻辑问题自己考虑清楚!

点评

支持!: 5.0
支持!: 5
  发表于 2013-12-31 16:05

28

主题

138

帖子

1355

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1355
9#
 楼主| 发表于 2014-1-2 08:43 | 只看该作者
part99 发表于 2014-1-2 07:02
. R) s4 M2 p0 R0 \你第一次做板级设计吧,是否有些紧张?
6 ^& j9 D+ L( Y% Y0 v: }4 d1. FPGA可以直接接AD1780, 不过我一般加个0-50欧姆的电阻 ...

! W1 i5 {& R2 y1 v1 f嗯哪,第一次做,生怕出问题,关键是制版费+元器件费用一共好几万呢!

17

主题

93

帖子

378

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
378
10#
发表于 2014-1-2 09:02 | 只看该作者
tsw446507564 发表于 2013-12-31 09:18
/ V* F' v6 \0 n3 m! k* ~接个上拉或者是下拉吧,具体的要根据这个引脚的要求了。上传个芯片手册看一下呗
' B/ ~; j+ P3 f/ @$ W( V
datasheet呢?

10

主题

838

帖子

4907

积分

五级会员(50)

Rank: 5

积分
4907
11#
发表于 2014-1-2 10:43 | 只看该作者
ych634227759 发表于 2014-1-1 19:43
5 d& M# z( C6 n嗯哪,第一次做,生怕出问题,关键是制版费+元器件费用一共好几万呢!

5 B5 ~- ~) h3 n3 ]% H1 Z怕的应该是老板。。。

28

主题

138

帖子

1355

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1355
12#
 楼主| 发表于 2014-1-3 15:12 | 只看该作者
tsw446507564 发表于 2014-1-2 09:02& Y4 F+ m4 S( o3 Z2 p. u
datasheet呢?

* U/ U: M& P1 ^; B- X& }* ?4 rdatasheet上传了啊,你看看帖子最下面隐藏的部分呢。谢啦!

0

主题

22

帖子

336

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
336
13#
发表于 2014-1-7 20:04 | 只看该作者
不太懂。。。

1

主题

20

帖子

1243

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1243
14#
发表于 2014-1-7 21:51 | 只看该作者
上啦3.3吧

4

主题

313

帖子

2314

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2314
15#
发表于 2014-1-7 23:15 | 只看该作者
ych634227759 发表于 2014-1-1 13:487 r( W' p5 b6 ^! o
是这样子的,FPGA要接2块解码芯片,一块是DVI解码,一块是PAL解码。而实际工作的时候只有一路视频输入。 ...

3 N# g! t3 s( L上拉一下吧,我记得以前玩SPARTAN3的时候上电初始化配置的时候管脚是3态的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-26 11:37 , Processed in 0.099411 second(s), 44 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表