关于一段小程序的疑问，大神请进来指导下！谢谢

pipiliang · 发表于 2013-7-10 17:17

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

reg  [23:0] time_cnt ; // 使用TIME_CNT  计数器来控制LED 闪烁的频率
wire [23:0] time_cnt_n ;  //TIME_CNT的下一个状态
//=============================================================================

//=============================================================================
//  下面这一段代码看起来可能有些罗嗦，开始看会觉得不习惯。它的好处是当工程很大时
// 分析起来很有优势，因为时序逻辑部分的写法几乎是完全一样的，这时我们就可以将主
// 要精力放在分析组合逻辑上面。
a lways @ (posedge sysclk  or negedge rst_b )
begin
if(!rst_b)
time_cnt  <= 24’h0;
else
time_cnt    <=    time_cnt_n;
end

a ssign time_cnt_n    = time_cnt + 24 ’h1;

pipiliang · 发表于 2013-7-10 17:18

为什么不这么写啊？
a lways @ (posedge sysclk  or negedge rst_b )
begin
if(!rst_b)
time_cnt  <= 24’h0;
else
time_cnt    <= time_cnt + 24 ’h1;
end

a ssign time_cnt_n    = time_cnt
这两种有什么区别吗？求指教！

		自动登录	找回密码
密码			注册

关于一段小程序的疑问，大神请进来指导下！谢谢

EDA365欢迎您！

推荐内容 /1