|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
DDR2控制类总线，在SIGXPLORER中设置好后，schedule为template,verify schedule为YES 保存后，UPDATE CONSTRAINT MANAGER 出线下面的提示：
9 |* k. X6 \; [Date/Time: Thu Jun 27 14:10:58 2013
, m0 N9 x2 I) g' r, I, A) ONet HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated3 o+ \' z! y# j, [! V
Verify Schedule: VERIFY$ f, Y$ X3 W- v. X
0 `5 k6 @/ G! Q! S& Z4 \
Date/Time: Thu Jun 27 14:10:58 2013
5 q. W" K* s9 _Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated1 i, ]! Z9 f1 y
Verify Schedule: VERIFY/ A( h) D5 R4 e
; b7 P0 ~0 f/ d0 W* b
约束管理器中也出现schedule 为userdefined 其他地址线数据线等都正常。
/ }' w) i: {' {5 C请问是什么情况？可以怎样更改？ |
|
/1 
发表于 2013-6-27 14:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主