cadence原理图转换成protel

在高速的PCB不嫌重，往往有很多的差分走线，差分对之间必须要保证线宽、线距、线长等满足一定的要求，这就需要对差分走线进行规则的约束设置。我们以一个实例进行差分对之间约束规则的设置：
/ m3 @0 E8 o: u: K3 O' q5 ` 打开PCB，在菜单栏，以此打开setup->constraints->constraint manager,打开约束管理器，然后再点击electrical constraints->NET->routing->wiring,然后选中要设置差分规则的差分对（如：CS_AOUT_LN,CS_AOUT_LP），然后右键，选择create->differential pair,弹出如下图所示对话框： * |" u$ z5 {# K% i
默认，然后点击create，将创建一个命名为CS_AOUT_L的差分属性。: p0 k$ B2 h0 f6 @$ s
然后我们在electrical constraints->NET->routing->differential pair中可以看到设置的差分属性，然后需要根据自己电路板的实际情况对它进行设置：3 D* d& f0 a' X8 N3 r$ w! m! ^* ^. G$ r

% H2 N3 P& Z, x; b( r+ S
0 `) Z& K- ?" ^6 T3 I$ m这样，命名为CS_AOUT_L的差分对就设置好了。设置差分对还有其他的方法，这里只记录最常用的一种设置方法，而且这样设置的差分对优先级是最高的。
) y3 b* b. k6 ~* f- s( h5 H/ A0 t5 K在PCB中，我们可以产看设置的差分对设置情况：$ n) j# @5 m$ i! N
2 {* b0 R9 p) N% f1 ]/ B& ]% L+ m

# _8 z* A# e% ^: T4 J% Q以同样的方法，可以进行其他差分对的设置。