找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1797|回复: 7
打印 上一主题 下一主题

cadence 16.3 导入网表时出错

[复制链接]

49

主题

143

帖子

1452

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1452
跳转到指定楼层
1#
发表于 2011-9-27 19:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
(---------------------------------------------------------------------)) _8 q4 U! {0 L% J
(                                                                     )$ W/ a& `/ C% D" j
(    Netrev Allegro Import Logic                                      )
/ C- X: n# b) d  j(                                                                     )4 w; `4 H/ D$ E( H
(    Drawing          : DSP6713.brd                                   )& x' m7 {; e  p! i4 U
(    Software Version : 16.3p004                                      )
' c2 d9 Z: y$ }2 f6 ]/ A+ M2 f(    Date/Time        : Tue Sep 27 19:31:12 2011                      )
# P. t: X9 k- p, v' M& x- l(                                                                     )
1 ^/ Z' r6 |5 u(---------------------------------------------------------------------)7 U( f; c+ r4 B# {
# J! b% V9 e2 I, O$ N
1 z  {+ h9 n% S: X
------ Directives ------, q& k, B9 q- q
5 X( M3 u$ H$ T$ j7 _
RIPUP_ETCH FALSE;
- I- D& q6 e' z2 M+ j" IRIPUP_SYMBOLS ALWAYS;8 I& N2 Q/ `; s. m3 P- I; A; f
Missing symbol has error FALSE;" L* @+ ^  `; y& K; S
SCHEMATIC_DIRECTORY 'F:/SPB_Data/test';
* ^: g1 ~5 h) B9 t/ yBOARD_DIRECTORY '';, W* n9 z3 _0 r
OLD_BOARD_NAME 'F:/SPB_Data/DSP/DSP pcb/DSP6713.brd';/ O) n( _1 s, [( \
NEW_BOARD_NAME 'F:/SPB_Data/DSP/DSP pcb/DSP6713.brd';
2 j- P0 X/ D8 {; f; g' R+ Z4 e; i' @, v
CmdLine: netrev -$ -i F:/SPB_Data/test -y 1 F:/SPB_Data/DSP/DSP pcb/#Taaaaaa03192.tmp: F0 T. Q3 Z, ~% G) a
% K1 \% n0 Q; m0 I
------ Preparing to read pst files ------7 s" }2 `2 n0 H) h4 j# p% |  |

4 ^0 B/ P6 A1 G9 y% C5 h% t6 I& n
#1   ERROR(24) File not found( Q5 A4 K3 Y6 u/ k" j+ I
     Packager files not found
* z4 ^+ |$ P1 i  H
7 {! D- D" G* Q8 s; {9 ?. G& P/ E$ p( V#2   ERROR(102) Run stopped because errors were detected3 y( h% F9 f. b6 I' z9 O, l

2 b0 k# ?; V+ b* \6 [+ |netrev run on Sep 27 19:31:12 2011
+ K1 a& Z5 d' b6 e) |7 V' w) m
8 j6 S2 k% Y& x! B4 R   COMPILE 'logic') Y) e7 p! a/ g# o8 _) C" T
   CHECK_PIN_NAMES OFF  `' f+ p& y& J  g! f/ L
   CROSS_REFERENCE OFF% P* i& }$ J, q/ b- v9 {. v
   FEEDBACK OFF
2 H' C! y; J7 D3 R+ I   INCREMENTAL OFF
& V8 s% \6 V3 Y& [3 {   INTERFACE_TYPE PHYSICAL% C9 l* }* Z) W1 I& \! W' y
   MAX_ERRORS 500/ x6 X- W/ K3 s8 S0 Q+ X" q, I: k
   MERGE_MINIMUM 5; a+ u! G8 `9 ?, f/ i
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'% M! a3 h! ?' m* Z! m
   NET_NAME_LENGTH 24
( [  t% ?' f0 b* I% y! G   OVERSIGHTS ON. K& v' U1 z- r
   REPLACE_CHECK OFF' F9 ?1 e- h" @, V* W+ W
   SINGLE_NODE_NETS ON1 b- }9 D5 D8 U" R
   SPLIT_MINIMUM 0
, C) _# M* N9 L; V   SUPPRESS   20- ?" }' y2 i. y9 q" g4 u5 X
   WARNINGS ON" X' @7 S) M. J; S* }3 {0 }! }" c# t
3 s( p5 G! w3 Z% W2 X/ R) B
  2 errors detected
- X' A# p" m+ l& F: o6 s No oversight detected6 A: `' ~0 t1 b0 v! j& ^; `- L
No warning detected
  O5 w, b$ k4 y3 O# k) X) ~- F) [4 x
& D! G( A+ X2 `* n  S& {3 Xcpu time      0:01:35
+ k9 O5 q+ S" ~+ I% yelapsed time  0:00:01: [# B8 h: A$ k
$ ~, K0 E- g: r& y% m. x
请高手帮忙解决下
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

20

主题

71

帖子

128

积分

二级会员(20)

Rank: 2Rank: 2

积分
128
2#
发表于 2011-9-27 19:56 | 只看该作者
#1   ERROR(24) File not found: |! R) o# y/ b
     Packager files not found. M* Q! ^3 @8 n2 F4 h  b/ z
应该是封装文件所在文件夹找不到了 可能是你把他的位置改变了

5

主题

30

帖子

-8981

积分

未知游客(0)

积分
-8981
3#
发表于 2011-9-27 19:58 | 只看该作者
把封装文件家进入就行了

49

主题

143

帖子

1452

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1452
4#
 楼主| 发表于 2011-9-27 20:20 | 只看该作者
感谢各位的指点

3

主题

10

帖子

-8914

积分

未知游客(0)

积分
-8914
5#
发表于 2011-9-27 21:23 | 只看该作者
原理图里面有器件没有添加封装

0

主题

3

帖子

-8961

积分

未知游客(0)

积分
-8961
6#
发表于 2012-12-29 11:05 | 只看该作者
没有找到网络表;确保原理图生成了网表且更新的.brd文件正确;指定网表所在的文件夹;就OK把

0

主题

3

帖子

-8961

积分

未知游客(0)

积分
-8961
7#
发表于 2012-12-29 13:23 | 只看该作者
导入时 ,网络表文件没指定对吧

49

主题

143

帖子

1452

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1452
8#
 楼主| 发表于 2012-12-31 13:59 | 只看该作者
这个问题是我当时刚学cadence时出现的,记得当时折腾了很久,后来发现当PCB文件放到我的原理图文件夹里面时,该问题就解决了,只要PCB文件不和原理图文件放一起,就出现这个问题!谢谢各位的支持,今后有时间会把我遇到的问题统一整理,供后者学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-1-31 21:47 , Processed in 0.060417 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表