找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1250|回复: 8
打印 上一主题 下一主题

[仿真讨论] 请问,pkg文件怎么使用!

[复制链接]

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
跳转到指定楼层
1#
发表于 2012-12-10 15:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我在网上下载的FPGA的IBIS模型文件,其中它的封装文件是独立出来的,请问将.ibs文件转成.dml文件时,封装信息文件.pkg文件怎么使用?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

24

主题

126

帖子

-9305

积分

未知游客(0)

积分
-9305
2#
发表于 2012-12-11 13:07 | 只看该作者
IBIS spec里有介绍,自己看看吧! : u0 b& n, K' I" V) x
Section 7 describes the package model format of IBIS % T/ }/ g! f. V/ d/ W6 [
Version 2.1 and a subsequent extension.  Package models can be formatted within .ibs files or can . r6 W2 P9 b$ g* T* e
be formatted (along with the Section file header keywords) as .pkg files.

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
3#
 楼主| 发表于 2012-12-11 16:34 | 只看该作者
多谢!

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
4#
 楼主| 发表于 2012-12-11 17:04 | 只看该作者
qaf98 发表于 2012-12-11 13:07 . g5 i' q; h. n( w# R! J& L! o- w
IBIS spec里有介绍,自己看看吧! , w7 `3 N8 B( J/ [9 Q9 d  \
Section 7 describes the package model format of IBIS . s) p2 @* @! a3 R
Version 2.1 ...
- V9 U/ \, t9 [9 G
能不能传个资料看看,我下载的好像不是你说的那个资料,谢谢

44

主题

384

帖子

3084

积分

五级会员(50)

Rank: 5

积分
3084
5#
发表于 2012-12-12 10:08 | 只看该作者
yinning 发表于 2012-12-10 21:04 1 ~: @2 L. _/ @  q5 Q( U9 ^
能不能传个资料看看,我下载的好像不是你说的那个资料,谢谢
# f0 S4 T" f5 Z) Z) e
说的应该是IBIS规范吧,可以去找找
163我看行

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
6#
 楼主| 发表于 2012-12-12 11:03 | 只看该作者
beyondoptic 发表于 2012-12-12 10:08
1 E0 O6 k4 i7 H说的应该是IBIS规范吧,可以去找找

/ z6 u: D9 N: R' p8 {.PKG文件大概知道怎么用了,但又有了一个新问题,我发现像virtex5等FPGA的IBIS模型的【PIN】中提到的好像是IO的电平标准,并没有像IBIS规范所讲的那样罗列芯片的管脚,我就想问一下,如果我想具体使用某一封装的芯片模型,是不是要在IBIS模型中修改【PIN】中的内容?不知道您是怎么使用FPGA的IBIS模型的,谢谢!

24

主题

126

帖子

-9305

积分

未知游客(0)

积分
-9305
7#
发表于 2012-12-17 18:06 | 只看该作者
有些IC供应商再提供IBIS模型的时候,会提供IO BUFFER的几种模型,但PIN信息没有。2 D( I) a( l" g( t6 d# K% J
原因是$ d- g( u' Q! z, J/ C1 u2 A
1:因为他们提供IP,但不知道每个客户如何做PACKAGE的(也就是PIN的定义)

24

主题

126

帖子

-9305

积分

未知游客(0)

积分
-9305
8#
发表于 2012-12-18 10:10 | 只看该作者
本帖最后由 qaf98 于 2012-12-18 10:12 编辑 # h( ^; x$ S4 C- o  H9 U4 V' L7 O7 ?: H
5 [9 |# r0 M2 E0 F
2: FPGA 使用多少个IO pin,只有你知道哦,VERDER无法给你指定每个PIN的模型。1 m$ j, @6 H; R7 @7 t
( ]5 L* ~1 v# k7 ~- E8 c: i' {+ F9 f8 o
上面2种情况,只能自己编辑一下IBIS了,不过还是很简单的。
+ q7 g: H6 A: s& U) R
* k6 I% K: S% [4 F' O方法:
; w. X) M/ v& C/ o5 V) j0 R2 \可以先使用PCB工具,report下网络名和PIN

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
9#
 楼主| 发表于 2012-12-18 16:08 | 只看该作者
谢谢,我大概知道怎么做了,下载的IBIS模型要自己修改的,要符合自己的设计要求。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-19 17:31 , Processed in 0.059736 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表