找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 352|回复: 0
打印 上一主题 下一主题

关于cycloneIII电路设计的问题,请大侠解答

[复制链接]

10

主题

80

帖子

-8927

积分

未知游客(0)

积分
-8927
跳转到指定楼层
1#
发表于 2012-8-29 16:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
上图是cycloneIII pin information中给出的说明,我想把PLL4_CLKOUT_p和PLL4_CLKOUT_n用作两个单端时钟,每一个单端时钟来驱动2路DAC,这样设计有没有问题??(因为我担心如果只用PLL4_CLKOUT_p来驱动4路DAC的话,驱动能力是否足够??)) T4 ~2 d1 b; j, V+ [
请各位帮忙解答一下,谢谢

[HXF1O[KN3R_PVCEI$U~OS3.jpg (22.54 KB, 下载次数: 2)

[HXF1O[KN3R_PVCEI$U~OS3.jpg
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-25 04:26 , Processed in 0.057642 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表