请大侠们看看我的这个DDR2应该怎么布线

jiecomeon · 发表于 2012-4-28 11:20

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

请大侠们看看这个DDR2应该怎么布线，这个板子是4层板，我布线到中间怎么也布不下了，还请高手们给指点下，按照ddr2的布线要求就行，谢谢了！！

jiecomeon · 发表于 2012-5-2 13:00

没人来指点下吗

jiecomeon · 发表于 2012-5-3 14:04

有没有画好的，给咱看看啊

164430805 · 发表于 2012-5-3 19:23

这什么乱七八糟的。这也DDR……

jiecomeon · 发表于 2012-5-4 09:27

164430805 发表于 2012-5-3 19:23
j0 S! T0 `, x6 h6 w/ b% m这什么乱七八糟的。这也DDR……

空间有限，只能是四层板，那你给指点下

164430805 · 发表于 2012-5-4 09:42

看看发前贴子就知道了。你这板简单，就走TOP和BOTTOM层。数据等长。CLK差分等长。这些你都没有做、你这纯粹拉拉线。我看你还是好好看看DDR 设计规则。

jiecomeon · 发表于 2012-5-4 09:59

164430805 发表于 2012-5-4 09:42
; F; \) `0 o. Q2 [- ~看看发前贴子就知道了。你这板简单，就走TOP和BOTTOM层。数据等长。CLK差分等长。这些你都没有做、你这纯粹 ...

首先是把线拉好，下一步就是做等长啊，地址线还用做等长不？

part99 · 发表于 2012-5-4 12:51

楼主放置的不对，你的板子的DDR2应该挺好布线的，地址命令时钟都是一对一，只要等长配好就可以了，关键是地址命令线的上拉电阻（VTT）50欧姆的放置，应该放在FPGA和内存中间，然后VTT要一大块铜皮和电容相连，这样才能保证DDR2的VTT供电。
你拿一块DDR的板子用示波器看看信号怎么走你就明白了。