|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一个4层的板子画完之后，进行设计检测
7 [3 O, \7 @2 f( u 选择tools->Verify Design工具1 u7 d+ x& T: R( e) [" R5 [
进行Fabrication Latium检测，发现有很多一百多个错误
2 m9 Y- j: X4 V, L4 x9 L2 _! m
& G7 C g6 I' |3 [5 Z+ w) B 对应的错误描述为DFF Error: AcidTrap on Top
6 q; K/ ?0 I; s5 M3 }9 x 这种应该如何修改？2 |9 t1 e; q$ u/ c r3 N7 }
) l Z8 t* I! s( f+ L还有就是在选择Test Points进行检测时，出现十个左右的错误
' b( P2 b* o$ |/ g6 { Z 对应的描述为:, I$ j4 V. l! h7 O1 g0 |3 m d' [
TestPoint error:NET FPGA_SIGNAL_TX has 0 test points instead of required 1 test points
9 r8 L. d# X$ U 其它几处TestPoint的错误提示类似，只是把网络名字换了一下而已。5 W- m0 q* p, ^# ^
PCB上我没有加TestPoint，莫非这里必须得加TestPoint吗，不加行不行？/ ~! f. P2 g0 h, H: m* X' M7 n
* `. Q m. J7 q y' `
我这里网速不大好，google后也没有找到类似的有答案的东西，初学PADS，请各位大大不吝赐教，{:soso_e100:} |
|
/1 
发表于 2012-2-17 11:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主