由电容去耦联想到的

snail · 发表于 2011-10-19 23:42

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

我们一般会在芯片的电源脚处靠近放置去耦电容，作为局部的小电源。放置的一般顺序为，电源线——大电容——小电容——芯片电源脚。这时，芯片作为产生噪声的源头。为了使小电容更好的感应到芯片脚的噪声，减小迹线电感和高频阻抗，增强去耦效果，我们会把小电容更靠近噪声源（也就是芯片脚）放置。

由此，想到两个问题，希望达人们能够解惑，小弟感激不尽啊！

1、我想到滤波。滤波的顺序一般为，噪声——大电容——小电容——输出。为什么滤波的时候，要让大电容更靠近噪声源呢？同样是利用电容的隔直通交性能，稳定电压，这两者有什么区别呢？

2、还是滤波，滤波走线结构如下图：

说明：电容的目的是给电源网络滤波，滤除杂讯。三个电容取值不同，分别滤高频和低频。供电方向，由左至右。三个电容物理上已经并联在一起，且电容们接入电源网络的接入点，只有一个。
问题是：是在大电容脚上接入电源好（与图中情况相同），还是使小电容接入电源好（与图中情况相反）？或者说，大电容和小电容，哪个离电源近更好一点？

lzscan · 发表于 2011-10-26 19:13

本帖最后由 lzscan 于 2011-10-27 11:34 编辑

刚看到一篇文章，上写的是，小电容的去耦半径比较小，大电容的去耦半径大。

wcn312318697 · 发表于 2011-10-27 14:59

我的理解和楼上的相同
之所以把小电容靠近IC芯片，是因为小电容的去耦半径小，
而这个电容放置在IC芯片附近，说是滤波，其实是为了给电源芯片的管脚供电，而滤的噪声哪里来，这个噪声主要是因为随IC芯片的引脚开关速度加快，导致电源的供电电流无法满足在如此短的时间内将满足引脚的压降要求，因此会在电源传输路线上出现一个短时间的压降，形成一个尖波，也就是个噪声。而电容放置的原理就是为IC芯片提供一个小型的‘蓄电池’，可以在很短的时间内满足芯片引脚所需的压降，这个时间体现在PCB板上即是电容的退耦半径。之所以小电容的退偶半径小，你可以去看于博士的电源完整性的分析。
当然这个电容的布放还有滤除电源走线过程中产生的噪声的作用。。我只是从IC芯片这边来分析

pads-tseng · 发表于 2011-11-2 17:30

太深刻了，讲得非常精辟！

		自动登录	找回密码
密码			注册

[仿真讨论] 由电容去耦联想到的

EDA365欢迎您！

评分

推荐内容 /1