|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
今天在调试中遇到的一个电源问题,看看有什么解决办法?
I( n5 d+ s% d" ?9 @5 p一个FPGA扩展板,输入到FPGA的时钟信号为100mhz-150mhz) S- l% c2 `8 Q; I4 M
发现的问题有:, J& A. @4 j/ M0 L9 d2 [5 @' i
(1)扩展板上芯片产生的时钟输出波形低电平接近1v左右的电平,断开与FPGA时钟输入管脚测量时钟时信号质量还可以,低电平接近0v;串接的电阻已换成0欧姆还是这样,是不是FPGA板时钟线比较长影响就是这样的呢?
* [, Q* R u+ V! K8 ~; [(2)当提供给FPGA时钟管脚频率为100mhz的时候,1.2V供电LDO输出纹波有80mv多,LVDS输出的画面肉眼看基本没问题(1024分辨率)
! m; r" d2 [) m$ k1 H但是当提供给FPGA时钟管脚频率为150mhz的时候,1.2V供电LDO输出纹波有100mv多,LVDS输出的画面有斜纹(1920分辨率)- u4 s5 |, w) x
(3)外接的是一个6.5电源,通过3个二极管分流出3路5v,然后通过ldo芯片产生模拟3.3v、1.2v,数字2.5/1.2
! V, i Z3 D4 e) n3 u( K/ N% w 数模地在电源处有短接
* ~% h$ p3 ^" Y6 M(4)现在使用的供电电源输出电流大概500-600ma,但在摸ldo的时候模拟1.2比较烫,已经使用了两个ldo并联的方式(型号用的是ams1117-1.2v),其他的电影ldo基本不烫: P5 B; U. j4 l8 D" M) @& P
(5)但是在测试中还发现,断掉模拟信号输入,LVDS直接输出测试画面的话看不到斜纹(1920分辨率)) \' y0 D% N$ ^; C
|
|