找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1525|回复: 9
打印 上一主题 下一主题

[仿真讨论] 关于IBIS的bufferdelay问题

[复制链接]

4

主题

36

帖子

225

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
225
跳转到指定楼层
1#
发表于 2011-4-24 17:05 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 chuxuezheyao 于 2011-4-24 17:05 编辑 5 C7 Z- Z( s" r; a7 _" m$ E
( {9 p3 ?+ a" Y3 }4 R
学习了各位高手关于SQ时序仿真的精彩论述,收益匪浅,做了一个测试,有点疑问:
1 y: b* k+ R3 O: O4 SIBIS模型:
% n/ Q8 b" ^: D9 X. D* V0 t - ?' x6 ]8 L9 b8 p8 z4 |3 Q
按照模型建立拓扑:1 N0 l& \2 |" {% B5 u1 v
. r' B' d5 b/ b# b
设置delaymeasurement:2 N! x+ g8 D1 }; M& Q0 R8 `

" Y' U) Z/ |% d" `仿真结果如下:- |0 x4 y$ ^" G( j9 {

7 X" ^" |4 q) k- y ' L# K7 Y3 `# q. u8 I4 s- P( F4 Q
图中bufferdelay与IO波形重合0 V' n; z  W, M# z) t6 j
由于测试条件与数据手册中不一致,按照数据手册设置并仿真:; e9 p4 B, L( T7 m  O8 c+ t6 I. I; ]. F
$ [" `- F9 ~6 u% S0 E8 E  X- h
4 O5 \$ a0 f+ {2 Z& d. ~
图中,bufferdelay波形与IO波形不再重合,但bufferdelay波形没有变化。这与大家提到的bufferdelay与实际负载相关的观点不一致。; Z( s9 ]7 s$ h, C/ K
继续测试:0 P3 I% k0 {/ u* \4 x) M; V4 d! a
$ q6 ~6 Q/ S4 I% W) `
改变测试条件并仿真:& O, ^! H4 `$ B5 x. p# @
- n) g  f+ R. N6 x. }5 d
* m% ]( u" |6 Y0 k6 u3 ~" h
8 y! h$ Y3 a6 A" N+ l, P5 r
根据数据手册改变delaymeasurement:$ f. S' w3 v1 V' F! j4 t/ M7 |* N

4 E! `7 L- N% U% }' s
; `& A( Y" }2 ?) }1 ebufferdelay的波形始终都没有变,难道设置delaymeasurement中的textfixtures对仿真没有影响(我的理解应该是有影响的,但测试中没有影响),既然没有影响为什么“中兴通讯手册”中专门提到修改这个值呢?

77.JPG (60.06 KB, 下载次数: 0)

77.JPG
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

0

主题

23

帖子

348

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
348
2#
发表于 2011-4-25 11:34 | 只看该作者
学习一下

7

主题

237

帖子

2077

积分

EDA365版主(50)

Rank: 5

积分
2077
3#
发表于 2011-4-27 09:04 | 只看该作者
楼主做的实验bufferdelaymeasure会影响I/O输出么?我们所用的激励是i/o输出还是buffer的波形呢?

4

主题

36

帖子

225

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
225
4#
 楼主| 发表于 2011-4-27 14:52 | 只看该作者
bufferdelay measure 设置测试条件,按理说测试条件不同,bufferdelay会不同的,但我的试验是没有影响的,这是我的疑惑,我认为激励既不是IO输出也不是buffer的波形,是没有经器件内部逻辑输出之前的理想波形。我是新手,说的不对,请大家拍砖!

7

主题

237

帖子

2077

积分

EDA365版主(50)

Rank: 5

积分
2077
5#
发表于 2011-4-27 17:05 | 只看该作者
激励是理想的波形,ibis的buffer输出波形,跟ibis中rising ,falling曲线等有关系,ibis确定后,其相关曲线数据也就是一定的,这些相关的数据得出也是由芯片厂商测试所得,因此要设置测试条件,来保证I/O输出的正确性。

4

主题

36

帖子

225

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
225
6#
 楼主| 发表于 2011-4-28 12:44 | 只看该作者
数据手册中给出的时序是在一定的测试条件下的,计算时序要用到这些参数,但IBIS模型测试条件与数据手册不一致,但根据手册更改测试条件,仿真结果不受影响,我想弄明白这是为什么?

7

主题

237

帖子

2077

积分

EDA365版主(50)

Rank: 5

积分
2077
7#
发表于 2011-4-28 13:52 | 只看该作者
影响i/o啊!

7

主题

194

帖子

1562

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1562
8#
发表于 2011-4-30 16:20 | 只看该作者
按照你的拓扑,不同的测试条件下的IO波形即是BufferDelay的波形。
7 V4 p1 Q: @0 \& a# d" C如果你在仿真参数里面设置的BufferDelay是On-the-fly的话,那不管你用什么样的测试拓扑,BufferDelay的波形都不变,除非你把ibis模型里的测试条件改了。

4

主题

36

帖子

225

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
225
9#
 楼主| 发表于 2011-5-6 22:00 | 只看该作者
在library里的modelbrowse里修改测试条件会改变IBIS模型里的数据的

52

主题

3705

帖子

8294

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
8294
10#
发表于 2011-5-26 13:01 | 只看该作者
本帖最后由 dzkcool 于 2011-5-26 13:40 编辑 & V' Z6 C  ?# u/ O+ ]0 t1 W

& N  |' S8 Q" n* ?& J经过实验,发现delaymeasurement里面的测试负载值会改变Buffer的波形;4 P; ?- ~7 _7 |% F# g9 n
在相同的delaymeasurement里面的测试负载值情况下,而仅仅修改拓扑的负载,改变的是接收端的波形,对Buffer的波形不会有任何改变。
4 O9 R/ R4 O0 J) A) C
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-19 04:45 , Processed in 0.064153 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表