|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 xuezhile 于 2009-11-26 11:09 编辑 ( K6 {+ T: Q2 i7 X4 ^
# M) V/ d5 b# G! s& J) Y; H+ [9 {
谷歌，百度了很久，还是没有找到解决的办法，
5 r. u$ c: Z) T+ u7 Y, T9 p恳请各位DX帮忙分析一下，非常感谢，" u1 v1 P* P& p
2 H4 @2 o' C3 x# Q# @( i
软件名称：PADS 2007 —PADS LAYOUT 2 K" I% ?3 `0 s6 |: J
具体问题如下，我的板子是六层的,一TOP LAYER, 二GROUND LAYER,三INNER LAYER1 # M* `5 e& V( H- S3 K
四INNER LAYER2,五POWER LAYER ,六BOTTOM LAYER
0 l; P! L: f) [! Q' a3 P; x/ M% r; K: \% T Z* V
其中 POWER LAYER 用的是Plane Type 为 no Plane , 采用，在电源层，将多种电源进行分割的方式。
9 U8 V, F# b) K, {: P+ f: w
) r, T8 z4 D! x" d现在出现的问题是，我通过过孔(via通孔)与电源层连接，例如：我用过孔将电源层 VCC1V8的电源引出来，连接到芯片或电阻电容的引脚上，
* @4 s- m/ I0 _- Y3 Q+ N% n% L. n# { z8 L3 S+ P
在进行Verify Design 的 connectivity 检查时，提示VCC1V8 有很多没连上。* R& Y" p( S, C' `. Z9 _
4 I5 s, J& V/ [$ E8 |& e+ i% A现在有一点不明白的是，过孔都是连接到同一电源层net上，为什么会提示错误呢~* w& @) N# V2 ^% {2 W
恳请指教，多谢7 v# c5 w8 c' S; I9 O
文件见附件: H7 D. n- b! h! ~* a" @
附：出错报告
# F* E7 @0 L" XCONTINUITY ERRORS REPORT -- hello.pcb -- Wed Nov 25 16:55:52 2009
7 s8 G. D; B1 \, E% M- a; m/ w# d* H* j% `& D' N
Isolated subnets for: VCC1V8
, c! _0 _; M5 p*** subnet # 14 w% V) ^* {. u3 _4 x! |/ T; o
C138.1 VIA(5622.72,-4063.94 L1)4 s7 z$ z% X. R
*** subnet # 2
* g- a0 w! I# WC81.1 VIA(6002.4,-2068.94 L1)
# y( c) { U: j' ?1 ?! C( k。。。。。。9 K2 z. e5 O. K: {3 s* x# S9 j
$ H5 k$ J0 I X* ~; p. i
** subnet # 212 K, z2 k6 Y$ r. r$ x6 s9 S
COPPER(5803.5,-3606.5 L1) HATCH OUTLINE(6712.5,-3216.25 L5) R47.1 VIA(6275,-4075 L1)。。。。。。 |
|
/1 
发表于 2009-11-25 20:48
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
