|
|
谢谢给予回复！写了这么多问题，能看完并给予回复，非常感谢。
" x ]" D* ?1 S/ i: n9 a: W! c我在这里将我这几天看到的资料整理一下，以给那些刚接触到和我一样想学嵌入式DDR2布线的。如有问题希望各位指正。
3 Y2 Y1 V2 D: _* c1.嵌入式应用比做内存模块（内存条）要求简单一些。有许多原因，例如频率不是太高，内存芯片数量较少，布线较短等。- l: N6 p! R) g4 ~6 {. D% o
2.数据线是一对一的，点对点拓扑应该是最简单的，只需要靠近处理器加匹配电阻即可。
) }& }- @" a: ?& ^: i+ E3.地址线是一对多的（两片以上），也选择源端串联匹配，同时要使T型连接点分支以后到各个DDR2的线尽量短和长度相等（走线的长度小于时钟上升沿时，可以忽略影响）。, T5 N4 H" A- z
4.时钟线为差分线，可以源端串联匹配，并在终端加差分终端电阻。, I3 ~1 W3 M. W1 p9 D9 T3 W+ _, M
以上为个人的一些浅见，希望高手补充。/ D* u/ |, }3 s0 C; O: |1 D/ x8 n
+ V+ u% m* c( o( ` o/ ]
我上面的问题关于上拉VCC，是想问在菊花链拓扑结构中（不是DDR2拓扑），看到有在终端上拉VCC，或地，或者RC匹配。一直感觉上拉或者下拉，电流应该会很大。RC终端匹配应该比较好，现在又有问题是，如果考虑整条线的匹配，电阻值应该50欧姆左右，电容比较小大概几十pF！但是看到一些设计中电阻采用几K电容为100pF？不知道那位有这样的设计经验，分享一下。 |
|
/1 
发表于 2010-8-31 11:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主