|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
情况是这样:
$ o' K. b+ X$ o" W% B( m 1\ 我的文件是PADS2007的,导出ASC,然后导入到2005里面打开.
- d, C7 p. B% q4 P) w# \) D. s2\ (注意:文件在2007里面是完全做好了的),( d5 v: y" G$ I8 k
3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,) i4 S; U9 a/ N& v9 X0 B
7 \/ e" d9 x# H
- n0 L+ }9 T! M
: f1 s- g+ n3 a% D0 L3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢
' y" U/ n' v$ i9 D$ O9 S3 _0 I$ Y% ~8 {4 y4 z
问题:
1 [3 n( z7 j9 P' r2 g2 v; @- Q1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢! X2 v2 t8 o7 C# Z9 O7 C, b& q# M
+ r/ u2 ^0 j7 V) l9 g: \8 N+ y! p
4 O2 }9 i! ^' u5 x$ m/ j# y/ V4 S
2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法? $ E0 l, f0 j3 i5 W" f! \& r; B
5 J: V4 g" G9 U& [- s. j
6 m$ T$ H5 b3 \$ r
3\我在filte过虑器里面只选ＶＩＡ却选不上它们,难道它们不是过孔了吗?
- a8 W, ^7 Y0 D; v) p5 i& ?
' X; K+ p1 `; {$ U) O, M) C/ b
5 ~3 }; K4 s4 r1 N4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?; i6 w+ s, ?! |# w* R9 P1 G
( O4 i7 w i: G( j7 B* m+ c; P
2 ?/ Q1 g: ]$ S! U: u5\怎么避免这种情况呢,以前怎么没有碰到..) A( N! _6 a! s' G" q( ~; V2 J: P
' ~- s7 P* F! S/ l* Y6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|
/1 
发表于 2010-1-23 18:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
