请教：Actel FPGA 暂时不用引脚如何配置成高阻/输入

51 主题	429 帖子	6391 积分

Rank: 5

电梯直达

1^#

发表于 2009-12-25 14:21 | 只看该作者回帖奖励

您需要登录才可以下载或查看，没有帐号？注册

我用Actel的FPGA，现在有一个引脚连在外部其它信号上，准备检测这个外部信号，是备用功能。暂时用不上，但软件默认的配置是输入上拉，会影响这个信号，因为这个信号还有其它片子使用，现在想去掉这个上拉，请问有没有人知道该这样配置？
附：没有实际逻辑的引脚会被综合掉。

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2025-2-20 17:56 , Processed in 0.054773 second(s), 33 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

推荐内容 /1