EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › 关于VHDL 除法

查看: 612|回复: 0

关于VHDL 除法

a20061475

22 主题	101 帖子	588 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 588

发消息

电梯直达

1^#

发表于 2012-11-5 11:22 | 只看该作者回帖奖励

|正序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

我想问下，如果我定义的
VARIABLE A:INTEGER RANGE 0 TO 100 :=20;
VARIABLE B:INTEGER RANGE 0 TO 100 :=4;
VARIABLE C:INTEGER RANGE 0 TO 100 ;

我这里可以直接 C:=A/B吧，为什么网上说现在的工具不能综合除法，我试了下Qii8.1 仿真时可以出结构的吗。

PS:网上说的那些都是采用 2的几次方来运算的。

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

返回列表

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 09:24 , Processed in 0.055205 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

关于VHDL 除法

EDA365欢迎您！

推荐内容 /1