|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 weign 于 2009-7-27 00:08 编辑 4 G8 n/ G+ y) m+ K
1 X: s/ w0 X4 f# I8 _# {$ V
如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V，工作电流11.5毫安
! P) r9 W" G: J6 V/ i& y& R# A! M2 b- E) X
R5应该是起下拉作用,也可以说是并联分流（不知道表述是否正确）,那么R4的作用是什么呢？避免杂讯影响电源？如果是,为什么取值为100欧姆？7 `! u8 h; \& s7 P% z
5 Q8 m3 c( R% m3 e) U' q; y: L4 K0 L7 S( a) @
. Y2 p; a" Y' A+ D- I# s
再如图2,这是一个CPLD（工作电压3.3V、输出电流20ma~30ma）的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~
( _ s, R/ v/ }5 ?0 M+ p/ U3 g) d' I; u L4 V, \) r, _
! z9 U& i( l: g3 ~* ~9 K
欢迎大家拍砖! |
-
1.jpg
(14.14 KB, 下载次数: 0)
-
2.jpg
(13.67 KB, 下载次数: 0)
|
/1 
发表于 2009-7-27 00:06
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
