版主帮我看看这个时序该怎么写（版主已答）

icelucent · 发表于 2008-7-22 11:45

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

两幅图片是ad6652配置寄存器的读、写时序，版主帮我看看这个时序该怎么写，特别是write时序中wr和read时序中rd这两个信号怎么处理，它们不是在时钟的上升沿产生也不是在时钟的下降沿产生，到底要怎么写这个时序，以前没遇到过这样的。

[ 本帖最后由 newpost 于 2008-8-22 13:43 编辑 ]

mengzhuhao · 发表于 2008-7-22 19:41

我的理解是你说的rd与wr都是在cs有效情况下才有效的
和cs信号同步就行吧

个人看法不一定对

dabieshan · 发表于 2008-7-30 15:26

使用状态机描述吧

newpost · 发表于 2008-8-22 13:42

这个时序还是非常简单的。
不要拿到时序就害怕，看看具体就明白了。
至于使不使用状态机，这个可以再议一下。
我说下我的理解，也是草草看了一下，有不对的地方请朋友们指正。

我只以读的时序来说明：时钟上升沿检测读写信号，发现读的时候，并同时cs信号为低（否则，没意义，但以前是高是低无所谓）令RDY信号为0，坚持TACC（根据要求）时间后置1，此时数据位置上的数据是要读出的数据。

LHDDSHL · 发表于 2008-8-22 19:55

不过以前做这种时序都用状态机来做的,效果不错

chenlei2004 · 发表于 2008-9-8 13:48

input CLK; //时钟
inout[7:0] FLASH_D; //数据线
input[2:0] FLASH_A; //地址线
input FLASH_CS; //片选线
input FLASH_WE; //写信号
input FLASH_OE; //读信号
assign databuf_en = FLASH_CS | FLASH_OE ;
assign FLASH_D[7:0] = (databuf_en == 1'b0) ? data_out[7:0] : {8{1'bz}} ;
always@(negedge FLASH_WE or negedge CLK  or negedge databuf_en)
begin

if(!FLASH_WE)
   begin
      case(FLASH_A)
//写的状态,以下自己可以添加



endcase

end
if(!databuf_en)
      begin
      case(FLASH_A)

         //读的状态,以下自己可以添加
endcase
end

end