Warning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process；; `; s: ]5 v5 K4 y: V" `& |0 ]
Warning: Found combinational loop of 1 nodes0 P/ d4 d. t K, w
Warning: Node "my_latch:inst14|out_3~16"；/ j! H5 H& } S) I
这两个警告如何消除啊？？ ( Z1 p; u- L1 s0 G$ g( o% U9 r1 x6 @' ]. W- X5 m' ^1 x
Warning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process； % a# P$ ^. v- E& G) e. [这个警告的话，是因为编写VHDL语言时，用了不完整的IF语句，产生了锁存器，为什么很多资料中提到在VHDL语言中尽量避免使用不完整的IF语句，也就是说尽量不要使用锁存器？？但在实际使用中确实需要实现输出锁存，该如何解决啊？谢谢啊！！！
/1 
发表于 2011-2-17 13:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！