Ken的博客系列之六 | 千兆位串行链路接口的SI方法

Cadence_CPG_Mkt · 发表于 2018-3-16 09:50

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 Cadence_CPG_Mkt 于 2018-3-16 09:50 编辑

▍随着电子行业技术的发展，特别是在传输接口方面，从PCI到PCI Express、从ATA到SATA、从并行ADC接口到JESD204、从RIO到Serial RIO等等，无一都证明了传统并行接口的速度已经达到瓶颈，取而代之的是速度更快的串行接口，于是原本用于光纤通信的SerDes 技术成为了高速串行接口的主流。串行接口主要应用了差分信号传输技术，具有功耗低、抗干扰强，速度快的特点，诸如PCI Express®（PCIe®）Gen4等串行链路接口的数据传输率将达到双位千兆级传输速率。由此，器件建模、互连建模和分析方法必须不断发展，以应对不断减小的设计余量和当今工程师面临的更具挑战的合规标准。本系列文章将从各方面深入分析探讨，为了降低风险并优化设计，将分析尽可能地推向上游至关重要，以实现权衡、可行性研究、元件选择和约束获取。

使用IBIS-AMI模型进行仿真

1 m6 K8 G9 ^$ X" a9 c8 \* @. a# x

此时，SerDes元器件供应商应该已经提供了所需的IBIS-AMI模型，如果这些模型可用，那么替换仿真测试平台中的对应模型。现在，我们重点关注后仿真的验证工作。在仿真测试平台中替换为你自己的模型，尽管这时看起来你好像就马上可以进行仿真工作了，但是对于IBIS-AMI模型仍然有许多工作需要做。

: P A8 ]5 _* L7 O8 K3 {& d

如前所述，算法部分或者IBIS-AMI模型的“AMI”部分为SerDes的均衡功能。在双沿数据速率的工作情况下，SerDes均衡技术总是采用实时适应的方法。为了模拟这种行为，AMI模型通常会有多个设置供用户选择，以便可以手动调整均衡以获得特定通道的最好驱动。为了找到最佳的设置组合，通常把它当做 “读者的练习”，即SI工程师最好通过扫描多个组合以找出最佳值。

$ Y- ~( B7 a) J* | x' n3 A

更高级的AMI模型会将部分或全部自适应纳入通道仿真中，从而更精确模拟实际硬件的行为。但即使使用这些类型的自适应模型，仍然经常需要检查和优化设置。例如，接收器的AMI模型包含连续时间线性均衡器（CTLE）、自动增益控制器（AGC，有时称为可变增益放大器或VGA）和判决反馈均衡器（DFE）。

图-接收器均衡

} t' u, d k2 o" l

在这个特定的模型中，每个子模块（CTLE，AGC和DFE）动态调整其设置，因此您可能不需要手动干预。使用默认设置运行时，可观察到以下内容。

V: H: u! b7 M0 v2 t. G$ \/ ~

图-初始通道仿真结果

0 p4 {% |+ \# N9 t

虽然眼睛睁开了，但CTLE、AGC和DFE系数的图表显示它们在仿真过程中并不真正收敛，并且持续反弹。初始设置使AGC模块比CTLE模块的适应速度快两倍。加快AGC适应到4倍的CTLE适应速度，可产生这些结果。

7 z' P! c8 ]# P* T

利用AGC更快的适应性，您可以看到所有三个模块（CTLE，AGC，DFE）的系数都已开始收敛。但收敛发生在约150,000位后。因此，将接收器AMI模型中的“Ignore_Bits”从40,000增加到150,000，这样会从结果中删除初始部分的仿真结果，这样分析工具将评估收敛后的结果，就像在真实硬件中发生的那样。这样产生了如下结果。

/ _: O* ?5 p9 A( z8 Z2 q